參數(shù)資料
型號(hào): TLV320AIC36IZQE
廠商: TEXAS INSTRUMENTS INC
元件分類: 消費(fèi)家電
英文描述: SPECIALTY CONSUMER CIRCUIT, PBGA80
封裝: 5 X 5 MM, GREEN, PLASTIC, VFBGA-80
文件頁(yè)數(shù): 141/165頁(yè)
文件大?。?/td> 1895K
代理商: TLV320AIC36IZQE
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)當(dāng)前第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)
www.ti.com
SBAS387A – MAY 2009 – REVISED JUNE 2010
3D 01 # Left, Right ADC not muted digital gain=0dB (-0.1dB steps) # adc on: 52=00, adc off:
52=88 w 30 52 88 # ADCL, ADCR digital gain (7b signed 0.5dB steps) w 30 53 00 w 30 54 00 # L
AGC, R AGC disabled, target=-5.5dB w 30 56 00 w 30 5E 00 # PRI_BCLK_OUT=internally generated
BCLK, SEC_BCLK_OUT=Primary BCLK, # PRI_WCLK_OUT= ADC_FS clock, SEC_WCLK=Primary WCLK,
PRI_DOUT=DOUT from CODEC w 30 21 10 # ADC filter output to I2S, I2S to DAC filter input, BCLK
not inverted, BCLK WCLK active even when CODEC is PD w 30 1B 06 # reduce hp,dac,lo,rec currents
on pg2p0 # ulp, lp: ( 7a=ff, reduce max, 7a=55, reduce by 1/2) w 30 00 02 w 30 7a ff # dac
current control w 30 6B 80 # charge pump on (71=00 disabled, 71=01 clk=BCLK, 72=73=0b Bclk/6) w
30 00 02 w 30 72 0b w 30 73 0b # LADC,RADC powerup, DIG_MIC_INP, LDIG_MIC,RDIG_MIC disabled,
soft-step disabled # adc on: 51=c2, adc off: 51=02 w 30 00 00 w 30 51 02 # LDAC,RDAC
powerup,left data to LDAC, right data to RDAC, soft-step disble (d6), L->R, R->L (ea), L->L, L-
>R (da) w 30 3F d6 # Dac auto-mute disable, left,right dac not muted, left,right dac volume
control independent w 30 40 00 # Modulator start-up sequence w 30 00 fd w 30 0d 0d w 30 04 20 w
30 0d 00 # LDAC, RDAC digital gain 8 bit signed (0.5dB steps) f4=-6dB # ulp 41=fc, f2=fc, lp:
41=00,42=00 w 30 00 00 w 30 41 fc w 30 42 fc # ANALOG ADC CODE
################################### # Briefly connect internal CM to LEFT and RIGHT MIC PGA #
for CM startup in differential mode w 30 00 01 w 30 34 00 w 30 36 80 w 30 37 00 w 30 39 80 #
connect mic1p,1m to pga leftp (34=20) leftm (36=20) 20k # connect mic2p,2m to pga rightp
(37=20) rightm (39=20) 20k # connect extmic_p,m to pga leftp (34=08) leftm (36=08) 20k #
connect lineinl to pgalp 34=80, cml to pgalm 36=80 # connect lineinr to pgarp 37=80, cmr to
pgarm 39=80 w 30 00 01 w 30 34 20 w 30 36 20 w 30 37 20 w 30 39 20 # lineinr, lineinl (c0) to
internal cm if adc is on (00) floating w 30 3A 00 # LADC,RADC PGA gain=0dB (0.5dB steps),
CM=0.9V # ulp: 0A=40, lp: 0A=00 w 30 3B 00 w 30 3C 00 w 30 0A 40 w 30 00 02 # select LINE2LP,
LINE2RP, 28=14 SE in bypass amp w 30 00 02 w 30 28 14 # ANALOG DAC CODE
################################### # dacl,dacr power up, short ckt protect output drivers
enabled # c0=both dacs, 80=ldac, 40=rdac w 30 00 02 w 30 25 c0 w 30 26 04 # BCLK powerup,
divide 4 w 30 00 00 w 30 1C 84 # pop reduction w 30 00 02 w 30 2A 34 # modulator taps
(2,4,6,8,a or 1,2,3,4,5 or 0,3,5,7,9,c) w 30 00 00 w 30 72 30 w 30 73 75 w 30 74 c9 # dac to
line out -3dB gain w 30 00 02 #w 30 56 09 #w 30 52 86 #w 30 50 f6 #w 30 5d 09 #w 30 5c 86 #w 30
5a f6 #enable HPR gain=-3dB, #connect to LINEL (2d) PGAL(2e) DACL (2f) LINER (30) PGAR (31)
DACR
(32), 80=0 dB f5=-78 dB, f6=mute # ulp 32=86, 36=86, lp: ,32=84, 36=84 w 30 00 02 w 30 24 00 w
30 32 86 w 30 33 09 #enable HPL gain=-3dB # connect to LINEL (34) PGAL (35) DACL (36) LINER
(37) PGAR (38) DACR (39), -3 dB w 30 36 86 w 30 3a 09 #dac to rec amps w 30 00 02 #w 30 3d 86
#w 30 41 09 #w 30 47 86 #w 30 48 09
Copyright 2009–2010, Texas Instruments Incorporated
APPLICATION INFORMATION
77
Product Folder Link(s): TLV320AIC36
相關(guān)PDF資料
PDF描述
TLV320DAC23IPW SERIAL INPUT LOADING, 32-BIT DAC, PDSO28
TLV320DAC23IGQER SERIAL INPUT LOADING, 32-BIT DAC, PBGA80
TLV320DAC23PWR SERIAL INPUT LOADING, 32-BIT DAC, PDSO28
TLV320DAC23RHDR SERIAL INPUT LOADING, 32-BIT DAC, PQCC28
TLV320DAC23RHDG4 SERIAL INPUT LOADING, 32-BIT DAC, PQCC28
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TLV320AIC36IZQER 功能描述:接口—CODEC Low Pwr Stereo Aud Codec RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉(zhuǎn)換速率:48 kSPs 接口類型:I2C ADC 數(shù)量:2 DAC 數(shù)量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel
TLV320ALC23 制造商:TI 制造商全稱:Texas Instruments 功能描述:Evaluation Platform for the TLV320ALC23 Stereo Audio CODEC and TLV230DAC23 Stereo DAC
TLV320ALC31 制造商:BB 制造商全稱:BB 功能描述:LOW POWER STEREO AUDIO CODEC FOR PORTABLE AUDIO/TELEPHONY
TLV320DA26IRHBG4 功能描述:音頻數(shù)/模轉(zhuǎn)換器 IC Lo-Pwr Ster DAC w/Hdphn/Spkr Amp RoHS:否 制造商:Texas Instruments 轉(zhuǎn)換器數(shù)量: 分辨率:16 bit 接口類型:I2S, UBS 轉(zhuǎn)換速率: 信噪比:98 dB 工作電源電壓:5 V DAC 輸出端數(shù)量:2 工作溫度范圍:- 25 C to + 85 C 電源電流:23 mA 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TQFP-32 封裝:Reel
TLV320DAC23 制造商:TI 制造商全稱:Texas Instruments 功能描述:STEREO AUDIO D/A CONVERTER, 8-TO 96KHZ WITH INTERGRATED HEADPHONE AMPLIFIER