參數(shù)資料
型號: μPD30101
廠商: NEC Corp.
英文描述: 64-Bit Microprocessor(64位微處理器)
中文描述: 64位微處理器(64位微處理器)
文件頁數(shù): 20/359頁
文件大?。?/td> 1652K
代理商: ΜPD30101
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁
- xiv -
LIST OF FIGURES (1/8)
Fig. No.
Title
Page
1-1.
1-2.
1-3.
1-4.
1-5.
1-6.
1-7.
1-8.
1-9.
1-10.
V
R
4101 Internal Block Diagram and Example of Connection to External Blocks ......................
V
R
4100 CPU Core Internal Block Diagram................................................................................
V
R
4101 CPU Registers..............................................................................................................
CPU Instruction Formats............................................................................................................
Little-Endian Byte Ordering........................................................................................................
Little-Endian Data in a Doubleword............................................................................................
Misaligned Word Accessing (Little-Endian)................................................................................
CP0 Registers............................................................................................................................
External Circuit of Clock Oscillator.............................................................................................
Examples of Oscillator with Bad Connection .............................................................................
2
10
12
12
14
14
15
16
20
21
2-1.
CPU Instruction Formats............................................................................................................
23
3-1.
3-2.
3-3.
3-4.
3-5.
3-6.
3-7.
3-8.
3-9.
3-10.
3-11.
3-12.
3-13.
3-14.
3-15.
3-16.
3-17.
Pipeline Stages..........................................................................................................................
Instruction Execution in the Pipeline..........................................................................................
Pipeline Activities.......................................................................................................................
Branch Delay..............................................................................................................................
Add Instruction Pipeline Activities..............................................................................................
JALR Instruction Pipeline Activities............................................................................................
BEQ Instruction Pipeline Activities.............................................................................................
TLT Instruction Pipeline Activities..............................................................................................
LW Instruction Pipeline Activities...............................................................................................
SW Instruction Pipeline Activities...............................................................................................
Interlocks, Exceptions, and Faults .............................................................................................
Correspondence of Pipeline Stage to Interlock and Exception Condition..................................
Exception Detection...................................................................................................................
Data Cache Miss Stall................................................................................................................
CACHE Instruction Stall.............................................................................................................
Load Data Interlock....................................................................................................................
MD Busy Interlock......................................................................................................................
35
36
36
38
39
40
41
42
43
44
45
46
48
49
49
50
50
4-1.
4-2.
4-3.
4-4.
4-5.
Virtual-to-Physical Address Translation.....................................................................................
V
R
4101 Physical Address Space...............................................................................................
32-bit Mode Virtual Address Translation....................................................................................
64-bit Mode Virtual Address Translation....................................................................................
User Mode Address Space........................................................................................................
54
55
57
58
59
相關(guān)PDF資料
PDF描述
μPD30102 64-/32-BIT Microprocessor(64/32位微處理器)
μPD30121 64-Bit MIPS RISC Microprocessor(64 位RISC 微處理器)
μPD30122 64-Bit RISC Microprosessor(64位RISC微處理器)
μPD30181 64-Bit RISC Microprosessor(64位RISC微處理器)
μPD30210 64-Bit MIPS RISC Microprocessor(64位MIPS RISC 微處理器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PD301-024-03-PC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC
PD301-024-03-P-C-200 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DC to DC Converter
PD301-024-03-P-C-250 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DC to DC Converter
PD301-024-03-P-C-300 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DC to DC Converter
PD301-024-03-PI 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC