- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1916 > DS34S132GN+ (Maxim Integrated Products)IC TDM OVER PACKET 676-BGA PDF資料下載
參數(shù)資料
| 型號： | DS34S132GN+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 110/194頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC TDM OVER PACKET 676-BGA |
| 產(chǎn)品培訓模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標準包裝： | 40 |
| 功能： | TDM-over-Packet（TDMoP） |
| 接口： | TDMoP |
| 電路數(shù)： | 1 |
| 電源電壓： | 1.8V, 3.3V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 676-BGA |
| 供應商設(shè)備封裝： | 676-PBGA（27x27） |
| 包裝： | 管件 |
| 其它名稱： | 90-34S13+2N0 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁當前第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
DS34S132 DATA SHEET
19-4750; Rev1; 7/11
22 of 194
8.2 Detailed Pin Descriptions
Table 8-2. Detailed Pin Descriptions
Pin Name
Type Pin Description
TDM Port n = 0 through 31 Ports
TCLKOn
Oz
Transmit Clock Output. TCLKOn is derived from the clock recovery engine or from
RCLKn when in loop-timed mode or from the EXTCLK signal.
TSYNCn
IO
Transmit Sync. TSYNCn may be a frame or multi-frame input or output signal. Each
frame is a 125 us time period. The frame count for each multi-frame type is: T1-SF =
12; T1-ESF = 24; E1 = 16. If configured as an input, it is sampled by TCLKOn. If
configured as an output, it is output with respect to TCLKOn.
TDATn
Oz
Transmit Data Output. TDATn is the TDM datastream recovered from the PSN,
output with respect to TCLKOn.
TSIGn
Oz
Transmit Signaling. TSIGn is the transmit signaling recovered from the PSN, output
with respect to TCLKOn. The CAS values are updated once every TSYNC period.
RCLKn
I
Receive Clock. RCLKn is input clock typically derived from a T1/E1 framer or LIU.
RSYNCn
I
Receive Sync. RSYNCn indicates the frame or multi-frame boundary for the T1/E1
datastream, typically derived from a T1/E1 framer or LIU and sampled by RCLKn.
Each frame is a 125 us period. The frame count for each multi-frame type is: T1-SF =
12; T1-ESF = 24; E1 = 16.
RDATn
I
Receive Data. RDATn is the receive TDM datastream typically derived from a T1/E1
framer or LIU, sampled by RCLKn.
RSIGn
I
Receive Signaling. RSIGn is the receive signaling typically derived from a T1/E1
framer, sampled by RCLKn. The CAS values are updated once every RSYNC period.
100/1000 Mbps Ethernet MAC Interface (GMII/MII)
TXCLK
Ipu
Transmit Clock (MII). Timing reference for TXEN and TXD[0:3]. The TXCLK
frequency is 25 MHz for 100 Mbit/s operation.
GTXCLK
Oz
GMII Transmit Clock Output. 125MHz clock output available for GMII operation.
This clock is synchronous to ETHCLK input.
TXD[0:7]
Oz
Transmit Data 0 through 7(GMII Mode – TXD[0:7]). TXD[0:7] is presented
synchronously with the rising edge of TXCLK. TXD[0] is the least significant bit of the
data. When TXEN is low the data on TXD should be ignored.
Transmit Data 0 through 3(MII Mode – TXD[0:3]). Four bits of data TXD[0:3]
presented synchronously with the rising edge of TXCLK. When MII mode is selected,
TXD[4:7] pins are not used.
TXEN
Oz
Transmit Enable (GMII). When this signal is asserted, the data on TXD[0:7] is valid;
synchronous with GTXCLK.
Transmit Enable (MII). In MII mode, this pin is asserted high when data TXD[0:3] is
being provided by the device. This signal is synchronous with the rising edge TXCLK.
It is asserted with the first bit of the preamble. Synchronous with TXCLK.
TXER
Oz
Transmit Error (GMII, MII). When this signal is asserted, the PHY will respond by
sending one or more code groups in error.
RXCLK
Ipu
Receive Clock (GMII). 125 MHz clock. This clock is used to sample the RXD[0:7]
data.
Receive Clock (MII). Timing reference for RXDV, RXER and RXD[0:3], which are
clocked on the rising edge. RXCLK frequency is 25 MHz for 100 Mbit/s operation.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS34T102GN+ | IC TDM OVER PACKET 484TEBGA |
| DS3501U+H | IC POT NV 128POS HV 10-USOP |
| DS3502U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3503U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3897MX | IC TXRX BTL TRAPEZIODAL 20-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS34S132GN+ | 功能描述:通信集成電路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
| DS34S132GNA2+ | 功能描述:通信集成電路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
| DS34T101 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_08 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_09 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
發(fā)布緊急采購，3分鐘左右您將得到回復。