- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1916 > DS34S132GN+ (Maxim Integrated Products)IC TDM OVER PACKET 676-BGA PDF資料下載
參數(shù)資料
| 型號： | DS34S132GN+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 28/194頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC TDM OVER PACKET 676-BGA |
| 產品培訓模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標準包裝： | 40 |
| 功能： | TDM-over-Packet（TDMoP） |
| 接口： | TDMoP |
| 電路數(shù)： | 1 |
| 電源電壓： | 1.8V, 3.3V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 676-BGA |
| 供應商設備封裝： | 676-PBGA（27x27） |
| 包裝： | 管件 |
| 其它名稱： | 90-34S13+2N0 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
DS34S132 DATA SHEET
19-4750; Rev 1; 07/11
123 of 194
EB. Field
Name
Addr (A:)
Bit [x:y] Type
Description
BSPR.
A:0408h
BERT Seed / Pattern Register. Default: 0x00.00.00.00
BSP
[31:0] rwc-_-_
BERT Seed/Pattern specifies the seed value for the transmit PRBS pattern, or
the transmit and receive Repetitive Pattern. BSP[31] is the 1st transmitted bit and
the expected 1st receive bit. BSP is ignored when the QRSS Pattern is enabled.
TEICR.
A:0410h
Transmit Error Insertion Control Register. Default: 0x00.00.00.00
RSVD
[31:6]
Reserved.
TEIR
[5:3] rwc-_-_
Transmit Error Insertion Rate specifies the rate at which errors are inserted in
the TXP Packet BERT Generator output data stream (TSEI = 0). One out of every
10k bits is inverted where k = TEIR and k > 0. TEIR = 0 disables the Transmit
Error Insertion Rate function. TEIR = 1 results in every 10th bit being inverted. If
this register is written to during the middle of an error insertion process, the TEIR
insertion rate is updated after the next error is inserted.
BEI
[2] rwc-_-_
Bit Error Insertion Enable = “0” disables error insertion (disables TEIR & TSEI)
TSEI
[1] rwc-_-_
Transmit Single Error Insert A 0 to 1 transition forces a single bit error in the
TXP Packet BERT Generator output stream (TEIR = 0). If this bit transitions more
than once between error insertion opportunities, only one error will be inserted.
MEIMS
[0] rwc-_-_
Reserved.
BSR.
A:0414h
BERT Status Register. Default: 0x00.00.00.00
RSVD
[31:2]
Reserved.
BEC
[1] ros-_-i3
Performance Monitoring Update Status = “1” indicates the TXP TDM BERT
Monitor bit error count > 0 (EB.RBECR.BEC).
OOS
[0] ros-_-i3
Out Of Synchronization = “1” indicates the TXP TDM BERT Monitor is not
synchronized to the incoming pattern.
BSRL.
A:0418h
BERT Status Register Latch. Default: 0x00.00.00.00
RSVD
[31:3]
Reserved.
BEL
[2] rls-crw-i3
Bit Error Latched = “1” when one or more bit errors are detected.
BECL
[1] rls-crw- i3
Bit Error Count Latched = “1” when EB.BSR.BEC transitions from 0 to 1.
OOSL
[0] rls-crw- i3
Out Of Synchronization Latched = “1” when EB.BSR.OOS changes state.
BSRIE.
A:041Ch
BERT Status Register Interrupt Enable. Default: 0x00.00.00.00
RSVD
[31:3]
Reserved.
BEIE
[2] rwc-_-i3
Bit Error Interrupt Enable. The combination of BEIE = 1 and EB.BSRL.BEL = 1
forces G.GSR1.EBS = 1.
BECIE
[1] rwc-_-i3
Bit Error Count Interrupt Enable. The combination of BECIE = 1 and
EB.BSRL.BECL = 1 forces G.GSR1.EBS = 1.
OOSIE
[0] rwc-_-i3
Out Of Synchronization Interrupt Enable. The combination of OOSIE = 1 and
EB.BSRL.OOSL = 1 forces G.GSR1.EBS = 1.
RBECR. A:0420h
Receive Bit Error Count Register. Default: 0x00.00.00.00
RSVD
[31:24]
Reserved.
BEC
[23:0] rcs-cor-sc
Bit Error Count = # bit errors during the previous update period (EB.BCR.LPMU)
but not including errors during an Out of Sync condition (EB.BSR.OOS = 1).
RBCR.
A:0424h
Receive Bit Count Register. Default: 0x00.00.00.00
BC
[31:0] rcs-cor-sc
Bit Count = # received bits during the previous update period (EB.BCR.LPMU)
but not including errors during an Out of Sync condition (EB.BSR.OOS = 1).
TSTCR.
A:0430h
Test Control Register. Default: 0x00.00.00.00
RSVD
[31:0]
Reserved.
相關PDF資料 |
PDF描述 |
|---|---|
| DS34T102GN+ | IC TDM OVER PACKET 484TEBGA |
| DS3501U+H | IC POT NV 128POS HV 10-USOP |
| DS3502U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3503U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3897MX | IC TXRX BTL TRAPEZIODAL 20-SOIC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| DS34S132GN+ | 功能描述:通信集成電路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
| DS34S132GNA2+ | 功能描述:通信集成電路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
| DS34T101 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_08 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_09 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
發(fā)布緊急采購，3分鐘左右您將得到回復。