- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1916 > DS34S132GN+ (Maxim Integrated Products)IC TDM OVER PACKET 676-BGA PDF資料下載
參數(shù)資料
| 型號： | DS34S132GN+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 182/194頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC TDM OVER PACKET 676-BGA |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 40 |
| 功能： | TDM-over-Packet（TDMoP） |
| 接口： | TDMoP |
| 電路數(shù)： | 1 |
| 電源電壓： | 1.8V, 3.3V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 676-BGA |
| 供應(yīng)商設(shè)備封裝： | 676-PBGA（27x27） |
| 包裝： | 管件 |
| 其它名稱： | 90-34S13+2N0 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁當(dāng)前第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
DS34S132 DATA SHEET
19-4750; Rev 1; 07/11
88 of 194
G. Field
Name
Addr (A:)
Bit [x:y] Type
Description
GSR6.
A:0044h
Global Status Register 6. Default: 0x00.00.00.00
JBGS
[31:0] ros-_-i2
Jitter Buffer Group Status = “1” in JBGS bit position “x” (x = 0 - 31) indicates
one or more Jitter Buffer Underruns have been detected in Bundle Group “x” (any
JB.GxSRL[z] = 1 and JB.GxSRIE[z] = 1 for z = 0 to 7). Bundles with a detected
change can be identified from: Bundle # = JBGS “x” bit position x 8 + JB.GxSRL
“z” bit position. Any JBGS[x] = 1 (x = 0 to 31) will force G.GSR1.JBS = 1.
TPISR1. A:0048h
Transmit Packet Interface Status Register 1. Default: 0x00.00.00.00
RSVD
[31:11]
Reserved.
TXHPQL
[10:0] ros-_-_
TXP High Priority Queue Level indicates # packets in the queue (0 – 1024).
TPISR2. A:004Ch
Transmit Packet Interface Status Register 2. Default: 0x00.00.00.00
RSVD
[31:11]
Reserved.
TXLPQL
[10:0] ros-_-_
TXP Low Priority Queue Level indicates # packets in the queue (0 – 1024).
TPISR3. A:0050h
Transmit Packet Interface Status Register 3. Default: 0x00.00.00.00
RSVD
[31:10]
Reserved.
TXCQL
[9:0] ros-_-_
TXP CPU Queue Level indicates # packets in the queue (0 – 512).
TPISRL. A:0054h
Transmit Packet Interface Status Register Latches. Default: 0x00.00.00.00
RSVD
[31:3]
Reserved.
HPQOSL
[2] rls-crw-i1
High Priority Queue Overflow Status Latch = “1” indicates an overflow of the
TXP TDM High Priority Queue (data discarded). The combination of HPQOSL = 1
and G.TPISRIE.HPQOSIE = 1 forces an interrupt on INT_N.
LPQOSL
[1] rls-crw-i1
Low Priority Queue Overflow Status Latch = “1” indicates an overflow of the
TXP TDM Low Priority Queue (data discarded). The combination of LPQOSL = 1
and G.TPISRIE.LPQOSIE = 1 forces an interrupt on INT_N.
RSVD
[0]
Reserved.
TPISRIE. A:0058h
Transmit Packet Interface Status Register Interrupt Enable. Default:
0x00.00.00.00
RSVD
[31:3]
Reserved.
HPQOSI
E
[2] rwc-_-i1
High Priority Queue Overflow Status Interrupt Enable. (see TPISRL.HPQOSL)
LPQOSIE
[1] rwc-_-i1
Low Priority Queue Overflow Status Interrupt Enable. (see TPISRL.LPQOSL)
RSVD
[0]
Reserved.
10.3.1.3 Global Status Register Interrupt Enables (G.)
Table 10-5. Global Status Register Interrupt Enables (G.)
G. Field
Name
Addr (A:)
Bit [x:y] Type
Description
GSRIE1. A:0060h
Global Status Register Interrupt Enable 1. Default: 0x00.00.00.00
RSVD
[31:18]
Reserved.
EBSIE
[17] rwc-_-i1
Encap (Ethernet) BERT Status Interrupt Enable. (see G.GSR1.EBS)
DBSIE
[16] rwc-_-i1
Decap (TDM Port) BERT Status Interrupt Enable. (see G.GSR1.DBS)
PTCIE
[15] rwc-_-i1
Port Transmit (RXP) CAS Interrupt Enable. (see G.GSR1.PTCS)
PRCIE
[14] rwc-_-i1
Port Receive (TXP) CAS Interrupt Enable. (see G.GSR1.PRCS)
MIRIE
[13] rwc-_-i1
MAC Interrupt Register Interrupt Enable. (see G.GSR1.MIRS)
CRHIE
[12:8] rwc-_-i1
Clock Recovery Hardware Interrupt Enable. (see G.GSR1.CRHS)
BIE
[7] rwc-_-i1
Bundle Interrupt Enable. (see G.GSR1.BS)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS34T102GN+ | IC TDM OVER PACKET 484TEBGA |
| DS3501U+H | IC POT NV 128POS HV 10-USOP |
| DS3502U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3503U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3897MX | IC TXRX BTL TRAPEZIODAL 20-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS34S132GN+ | 功能描述:通信集成電路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
| DS34S132GNA2+ | 功能描述:通信集成電路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
| DS34T101 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_08 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_09 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。