- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1916 > DS34S132GN+ (Maxim Integrated Products)IC TDM OVER PACKET 676-BGA PDF資料下載
參數(shù)資料
| 型號： | DS34S132GN+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 160/194頁 |
| 文件大小： | 0K |
| 描述： | IC TDM OVER PACKET 676-BGA |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標準包裝： | 40 |
| 功能： | TDM-over-Packet（TDMoP） |
| 接口： | TDMoP |
| 電路數(shù)： | 1 |
| 電源電壓： | 1.8V, 3.3V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 676-BGA |
| 供應(yīng)商設(shè)備封裝： | 676-PBGA（27x27） |
| 包裝： | 管件 |
| 其它名稱： | 90-34S13+2N0 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁當前第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
DS34S132 DATA SHEET
19-4750; Rev 1; 07/11
68 of 194
The EMA.WSR1, EMA.WSR2, EMA.WSRL1 and EMA.WSRIE1 registers provide other control and status bits for
the TXP CPU FIFO and the SDRAM TXP CPU Queue.
9.5 Clock Recovery Functions
The S132 includes a DSP to implement its Clock Recovery functions. The Clock Recovery functions include the
RXP and TXP PW-Timing functions. The DSP is controlled by firmware code. The firmware code must be
downloaded to the S132 each time a global reset is initiated (e.g. after power up). In addition to the firmware code,
the Clock Recovery functions must be programmed using the CR. Registers. The CR. Registers enable the PW-
Timing functions to be configured according to each PW application (e.g. DCR-DT vs. ACR). The functionality of
the firmware and its configuration registers is defined in an independent S132 Firmware Definition document.
9.6 Miscellaneous Global Functions
9.6.1 Global Resets
A Global Reset can be implemented using G.GRCR.RST or the RST_N pin.
9.6.2 Latched Status and Counter Register Reset
The S132 provides Latched Status register bits so that the CPU can discover transient events that might otherwise
be missed by a simple “real-time” status register. Programming the G.GCR.LSBCRE register selects whether to
clear (restore to the default value) the Latched Status bits automatically when the CPU Reads the Latched Status
register, or to wait until the CPU performs an explicit Write operation to over-write the Latched Status value.
The G.GCR.CCOR bit selects whether the “Clear on Read” function is enabled for the RXP Bundle Counts, TXP
Bundle Counts and Packet Classifier Counts or whether the “Clear on Read” function for these registers is disabled
(the counters roll over after they reach their maximum value).
9.6.3 Buffer Manager
The Buffer Manager controls and monitors the SDRAM that stores the Bundle and RXP/TXP CPU Queues and the
TXP Header Descriptors. The Buffer Manager environment is depicted in Figure 9-28.
Figure 9-28. Buffer Manager Environment
DS34S132
RXP/TXP
SAT/CES Engines
RXP/TXP
HDLC Engines
TXP Pkt
Generator
HDLC Connections
SAT/CES Connections
RXP Pkt
Classifier
Buffer
Manager
To SDRAM
To external CPU
CPU Connections
The starting addresses for the Queues and TXP Header Descriptor section are programmed using the EMI
registers. Each address is a 16-bit address that indexes a 2 Kbyte segment of SDRAM memory (2^16 x 2 Kbyte = 1
Gbit). For a smaller SDRAM size the address bit-width is reduced (e.g. a 512 Kbit SDRAM uses 15-bit addressing).
The programmed starting addresses are programmed using the following queue depth equations. The “Register
Guide” section provides example settings that can be used in most applications.
RXP CPU Queue:
16384 * maximum # of RXP CPU Packets
TXP CPU Queue:
16384 * maximum # of TXP CPU Packets
TXP Header Descriptors:
1024 * maximum # of BIDs
TXP Bundle Payload Queues:
131072 * maximum # of BIDs
RXP Bundle Jitter Buffer Queues: G.GCR.JBMD setting in Kbytes * maximum # BIDs
Total SDRAM storage area:
sum of all of the above
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS34T102GN+ | IC TDM OVER PACKET 484TEBGA |
| DS3501U+H | IC POT NV 128POS HV 10-USOP |
| DS3502U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3503U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3897MX | IC TXRX BTL TRAPEZIODAL 20-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS34S132GN+ | 功能描述:通信集成電路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
| DS34S132GNA2+ | 功能描述:通信集成電路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
| DS34T101 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_08 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_09 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。