- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄30712 > L64007 (LSI CORP) SPECIALTY CONSUMER CIRCUIT, PQFP160 PDF資料下載
參數(shù)資料
| 型號： | L64007 |
| 廠商： | LSI CORP |
| 元件分類： | 消費家電 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數(shù)： | 142/166頁 |
| 文件大?。?/td> | 1015K |
| 代理商： | L64007 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁當前第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁
Draft 1/16/97
L64007 MPEG-2, DVB, JSAT Transport Demultiplexer Technical Manual
3-5
PRE.4 for Rev. D
Copyright 1997 by LSI Logic Corporation. All rights reserved.
D[15:0] with valid data. Data must be stable on the data
bus during the set-up time before the LOW-to-HIGH tran-
sition of the UDS and LDS signals.
3.2
System and
Audio Clocks
ACLK
Audio Clock
Output
This clock signal outputs to the L64002 A/V decoder as
well as an external over-sampling DAC in programmable
rates, based on 256 times or 384 times the original audio
sample rate. The clock frequency is determined by the
conguration of the DCO-DIV and REF_DIV registers
(see Section 2.8, “Audio Clock Generator,” for more
details).
MCLK
Master Clock Input
Input
This master clock input drives all the L64007 internal
blocks. The clock recovery block of the L64007 takes this
signal to drive the local master clock counter. Samples of
the local master clock are taken by the host processor
and compared to the extracted PCR values. This is per-
formed as part of the frequency lock algorithm. MCLK
drives the A/V decoder device.
3.3
Audio/Video
Decoder
Interface
AREQ
Audio Data Request
Input
This active LOW input signal indicates that the external
audio decoder is requesting audio PES data.
AVALID
Audio Data Valid
Output
This active HIGH signal indicates that valid audio data is
being output to the L64002. In serial mode, when AVALID
is asserted, audio data coming on AVSD is latched in the
L64002/L64005 on the rising edge of AVCLK. In parallel
mode, the rising edge of AVALID latches audio data on
the AUX[7:0] in the L64002.
AVCLK
Audio Video Clock Output (27 MHz)
Output
The rising edge of this active HIGH output clock signal to
the L64002/L64005 A/V decoder latches a single bit of
coded MPEG data coming out on the AVSD (in a serial
operation mode) into the A/V decoder when VVALID or
AVALID are asserted and AUXV is valid.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L64013A1 | SPECIALTY CONSUMER CIRCUIT, PQFP100 |
| L64014A | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64015 | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64020XDC | SPECIALTY CONSUMER CIRCUIT, CBGA208 |
| L64020XQC | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L64010ADC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADCC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。