- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45211 > MC68307CFG16 (MOTOROLA INC) 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 PDF資料下載
參數(shù)資料
| 型號： | MC68307CFG16 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| 封裝： | PLASTIC, QFP-100 |
| 文件頁數(shù)： | 3/264頁 |
| 文件大?。?/td> | 949K |
| 代理商： | MC68307CFG16 |
第1頁第2頁當(dāng)前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁
System Integration Module
MOTOROLA
MC68307 USER’S MANUAL
5-5
5.1.1.3 SYSTEM PROTECTION FUNCTIONS. The facilities provided for system protection
are the hardware watchdog (bus monitor) and the software watchdog timer.
The hardware watchdog provides a bus monitor which causes an internal bus error (BERR
assertion) when a bus cycle is not terminated by DTACK after a programmable number of
clock cycles has elapsed. The hardware watchdog timeout (HWT) status bit in the SCR is
also set, so that a bus error exception handler can determine the cause of the bus error.
The hardware watchdog logic consists of a 10-bit down-counter and a 4-bit fixed prescaler.
When enabled, the watchdog timer commences counting clock cycles as AS is asserted (for
internal or external bus masters). The count is terminated normally by the negation of AS;
however, if the count reaches zero before AS is negated, BERR is asserted until AS is
negated. The hardware watchdog logic uses four control bits and one status bit in the SCR.
The effective range of the bus timeout is from 128 clock cycles to 16384 clock cycles (at
16MHz, from 8
s to 1ms).
For operation of the software watchdog timer, refer to Section 6 Dual Timer Module.
5.1.2 Chip Select and Wait-State Logic
The MC68307 provides a set of four programmable chip-select signals. Each has a common
set of features and some have particular special features associated with them. These
features were described in terms of the MC68307 input/output pins in Section 2 Signal
Description, but will be described again here in detail. For each memory area the user may
also define an internally generated cycle termination signal (DTACK) with programmable
number of wait-states. This feature eliminates board space that would otherwise be
necessary for cycle termination logic.
The four chip selects allow up to four different classes of memory to be used in a system
without external decode or wait-state generation logic. For example, a typical configuration
could be a 8-bit EPROM, a fast 16-bit SRAM, up to four simple I/O peripherals, and a non-
volatile RAM with an 8051-compatible interface.
The chip select block diagram is shown in Figure 5-2.
The basic chip select model allows the chip select output signal to assert in response to an
address match. The signals are asserted externally shortly after AS goes low. The address
match is described in terms of a base address and an address mask. Thus the size in bytes
of the matching block must be a power of 2, and the base address must be an integer
multiple of this size. Thus an 8-Kbyte block size must begin on an 8-Kbyte boundary, and a
64-Kbyte block size can only begin on a 64-Kbyte boundary, etc.
The minimum resolution of block size, and hence base address, is any multiple of 8192,
because only address lines A23 down to A13 are compared or masked. Each chip select
can be enabled or disabled independently of the others, and the registers are read-write so
that the values programmed can be read back.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68307PU16 | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| MC68307PU16V | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| MC68307FG16 | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| MC68322FT16 | 16-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160 |
| MC68331CFC20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP132 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68307UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68307V | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68322 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322AD | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322FT20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。