- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄377798 > LXT386 (Intel Corp.) QUAD T1/E1/J1 Transceiver PDF資料下載
參數(shù)資料
| 型號(hào)： | LXT386 |
| 廠商： | Intel Corp. |
| 英文描述： | QUAD T1/E1/J1 Transceiver |
| 中文描述： | 四T1/E1/J1收發(fā)器 |
| 文件頁(yè)數(shù)： | 39/78頁(yè) |
| 文件大?。?/td> | 500K |
| 代理商： | LXT386 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)當(dāng)前第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)
QUAD T1/E1/J1 Transceiver
—
LXT386
Datasheet
39
LOS Status Monitor
LOS
R
-
-
-
-
LOS3
LOS2
LOS1
LOS0
DFM Status Monitor
DFM
R
-
-
-
-
DFM3
DFM2
DFM1
DFM0
LOS Interrupt Enable
LIE
R/W
-
-
-
-
LIE3
LIE2
LIE1
LIE0
DFM Interrupt Enable
DIE
R/W
-
-
-
-
DIE3
DIE2
DIE1
DIE0
LOS Interrupt Status
LIS
R
-
-
-
-
LIS3
LIS2
LIS1
LIS0
DFM Interrupt Status
DIS
R
-
-
-
-
DIS3
DIS2
DIS1
DIS0
Software Reset
Register
RES
R/W
-
-
-
-
RES3
RES2
RES1
RES0
Performance
Monitoring
MON
R/W
reserve
d
reserve
d
reserve
d
reserve
d
A3
A2
A1
A0
Digital Loopback
DL
R/W
-
-
-
-
DL3
DL2
DL1
DL0
LOS/AIS Criteria Select
LACS
R/W
-
-
-
-
LACS3
LACS2
LACS1
LACS0
Automatic TAOS Select
ATS
R/W
-
-
-
-
ATS3
ATS2
ATS1
ATS0
Global Control Register
GCR
R/W
reserve
d
RAISE
N
CDIS
CODEN
FIFO64
JACF
JASEL1
JASEL0
Pulse Shaping Indirect
Address Register
PSIAD
R/W
reserve
d
reserve
d
reserve
d
reserve
d
reserve
d
LENAD2
LENAD1
LENAD0
Pulse Shaping Data
Register
PSDAT
R/W
reserve
d
reserve
d
reserve
d
reserve
d
reserve
d
LEN2
LEN1
LEN0
Output Enable Register
OER
R/W
-
-
-
-
OE3
OE2
OE1
OE0
AIS Status Register
AIS
R
-
-
-
-
AIS3
AIS2
AIS1
AIS0
AIS Interrupt Enable
AISIE
R/W
-
-
-
-
AISIE3
AISIE2
AISIE1
AISIE0
AIS Interrupt Status
AISIS
R
-
-
-
-
AISIS3
AISIS2
AISIS1
AISIS0
Table 8. ID Register, ID (00H)
Bit
Name
Function
7-0
ID7-ID0
This register contains a unique revision code and is mask programmed.
For Revision A1, ID register = 00h
For Revision B1, ID register = 21h
For Revision B2, ID register = 22h
Table 9. Analog Loopback Register, ALOOP (01H)
Bit
Name
Function
3-0
AL3-AL0
Setting a bit to
“
1
”
enables analog local loopback for transceivers 3- 0 respectively.
Table 7. Register Bit Names
(Continued)
Register
Bit
Name
Sym
RW
7
6
5
4
3
2
1
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LXT400 | All Rate Extended Range Switched 56/DDS Transceiver |
| LXT441 | Switched 56/DDS Integrated DSU/CSU |
| LXT6155 | 155 Mbps SDH/SONET/ATM Transceiver |
| LXT6234 | E-Rate Multiplexer |
| LXT901 | 8QLYHUVDO (WKHUQHW 7UDQVFHLYHU |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LXT386BE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PCM TRANSCEIVER|QUAD|CEPT PCM-30/E-1|CMOS|BGA|160PIN|PLASTIC |
| LXT386LE | 制造商:LEVEL1 功能描述: |
| LXT388LE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| LXT400 | 制造商:LVL1 制造商全稱:LVL1 功能描述:All Rate Extended Range Switched 56/DDS Transceiver |
| LXT400JE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Transceiver Circuit For Telecommunications |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。