Proprietary and Confidential to PMC-Sierra, Inc and for its Customers
’
Internal Use
Document ID: PMC-2010146, Issue 4
7
PM2329 ClassiPI Network Classification Processor Datasheet
3.1.1
3.1.2
3.1.3
3.1.4
Basic Blocks
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Data Flow
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Context Support
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Channel Input, Output and Status Mechanism
. . . . . . . . . . . . . . . . . . . 62
3.2 Field Extraction Engine (FEE)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
3.2.1
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
3.2.2
Supported Packet Formats
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
3.3 Control Unit
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
3.4 Policy Search Engine (PSE)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
3.4.1
Rule Memory
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
3.4.2
Cell Organization
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
3.4.3
Priority of Rules
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
3.4.4
Rule Partitions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
3.5 E-RAM Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
3.5.1
Organization of E-RAM Words
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
3.6 Cascade Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
4
Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
71
4.1 PM2329 Access Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
4.1.1
Address Space
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
4.1.2
Channels
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
4.1.3
Channel Register Blocks
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.1.4
Direct and Indirect Access
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.2 Register Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
4.2.1
Programmable Register Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
4.2.2
Register Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
4.2.2.1
Local Configuration Register (LCR; n000h)
. . . . . . . . . . . . . . . . 80
4.2.2.2
Rule Indirect Command Register (RICR; n008h)
. . . . . . . . . . . . 82
4.2.2.3
Rule Indirect Address Register (RIAR; n010h)
. . . . . . . . . . . . . . 84
4.2.2.4
Rule Indirect Data Register Set (RIDR0; n018h)
(RIDR2; n020h)
(RIDR4; n028h)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
4.2.2.5
OC Descriptors (OCD; n400h, n408h...n7F0h, n7F8h)
. . . . . . . . 88
4.2.2.6
E-RAM Indirect Data Register Set (EIDR0; 8200h)
(EIDR2; 8208h)
(EIDR2; 8208h)
(EIDR4; 8210h)
(EIDR6; 8218h)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
4.2.2.7
E-RAM Indirect Command Register (EICR; 8220h)
. . . . . . . . . . 94
4.2.2.8
E-RAM Indirect Address Register (EIAR; 8228h)
. . . . . . . . . . . . 96
4.2.2.9
E-RAM Configuration Register (ECR; 8230h)
. . . . . . . . . . . . . . 97
4.2.2.10 Interrupt Enable Register (IER; 8238h)
. . . . . . . . . . . . . . . . . . . 99