- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371179 > T7630 (Lineage Power) Dual T1/E1 5.0 V Short-Haul Terminator (Terminator-II)(雙 T1/E1 5.0V短距離通信終端器) PDF資料下載
參數(shù)資料
| 型號： | T7630 |
| 廠商： | Lineage Power |
| 英文描述： | Dual T1/E1 5.0 V Short-Haul Terminator (Terminator-II)(雙 T1/E1 5.0V短距離通信終端器) |
| 中文描述： | 雙T1/E1的5.0V的短途終結(jié)者（終結(jié)者-Ⅱ）（雙個T1/E1 5.0V短距離通信終端器） |
| 文件頁數(shù)： | 19/210頁 |
| 文件大?。?/td> | 3075K |
| 代理商： | T7630 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當(dāng)前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
Lucent Technologies Inc.
Lucent Technologies Inc.
19
Preliminary Data Sheet
October 2000
T7630 Dual T1/E1 5.0 V Short-Haul Terminator (Terminator-II)
Pin Information
(continued)
Table 1 and Table 2 show the list of T7630 pins and a functional description for each.
Table 1. Pin Descriptions-Channel 1 and Channel 2
* I
u
indicates an internal pull-up.
After RESET is deasserted, the channel is in the default framing mode, as a function of the DS1/CEPT pin.
Asserting this pin low will initially force RDY to a low state.
Pin
Symbol
Type
*
Description
CH1 CH2
1, 36, 73,
109
2
GRND
P
Digital Ground Reference.
38
LOFRMRLCK
O
Loss of Framer Receive Line Clock.
This pin is asserted high (1) when the
framer internal receive line clock does not toggle for a 250
μ
s interval. Once
asserted, this signal is deasserted on the first edge of the framer internal
receive line clock.
Terminator Mode: (FRAMER, pin 41/141 = 1) LOFRMRLCK is asserted high
when SYSCK clock, pin 3/35, is absent.
Framer Mode: (FRAMER, pin 41/141 = 0) LOFRMRLCK is asserted high
when RLCK clock, pin 47/135, is absent.
LIU System Clock.
The clock signal used for clock and data recovery and jit-
ter attenuation. This clock must be ungapped and free of jitter. For CKSEL =
1, a 16x clock (for DS1, SYSCK = 24.704 MHz ± 100 ppm and for CEPT,
SYSCK = 32.768 MHz ± 100 ppm). For CKSEL = 0, a 1x clock (for DS1,
SYSCK = 1.544 MHz ± 100 ppm and for CEPT, SYSCK = 2.048 MHz
± 100 ppm).
Error Phase-Lock Loop Signal.
The error signal proportional to the phase
difference between DIV-PLLCK and DIV-RCHICK as detected by the internal
PLL circuitry (refer to the Phase-Lock Loop Circuit section).
Divided-Down RCHI Clock.
32 kHz or 8 kHz clock signal derived from the
RCHICK input signal.
Divided-Down PLLCK Clock.
32 kHz or 8 kHz clock signal derived from the
PLLCK input signal.
Transmit Framer Phase-Locked Line Interface Clock.
Clock signal used to
time the transmit framer. This signal must be phase-locked to RCHICK clock
signal and be ungapped and free of jitter. For FRM_PR45, bit 0 (HFLF) = 0, in
DS1 PLLCK = 1.544 MHz and in CEPT PLLCK = 2.048 MHz. For
FRM_PR45, bit 0 (HFLF) = 1 in DS1 PLLCK = 6.176 MHz and in CEPT
PLLCK = 8.192 MHz.
Analog Ground Reference.
No Connection.
3
35
SYSCK
I
u
4
34
PLLCK-EPLL
O
5
33
DIV-RCHICK
O
6
32
DIV-PLLCK
O
7
31
PLLCK
I
8
30
GRND
A
NC
P
—
9, 12, 19,
26, 29
10
28
RRING_RND
I
Receive Bipolar Ring.
Negative bipolar input data from the receive analog
line isolation transformer.
Receive Negative Rail Data.
Valid when the FRAMER pin is strapped to 0 V.
Nonreturn-to-zero (NRZ) serial data latched by the rising edge of RLCK. Data
rates: DS1-1.544 Mbits/s; CEPT-2.048 Mbits/s. In the single-rail mode, when
RND = 1 the receive bipolar violation counter increments once for each rising
edge of RLCK.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T8100A | H.100/H.110 Interface and Time-Slot Interchangers |
| T8102A | H.100/H.110 Interface and Time-Slot Interchangers |
| T8105A | H.100/H.110 Interface and Time-Slot Interchangers |
| T8100 | H.100/H.110 Interface and Time-Slot Interchanger |
| T8110 | Version History |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T7630426 | 制造商:COOPER INDUSTRIES 功能描述:CC ACCESYS / #2450 3/8 Spring Snap Link Stainless Steel UPC Tagged |
| T-7630-TL2-DB | 制造商:Legerity 功能描述:5V DUAL T1/E1 SHORT-HAUL TERMINATOR |
| T7633 | 制造商:AGERE 制造商全稱:AGERE 功能描述:Dual T1/E1 3.3 V Short-Haul Terminator |
| T7645036 | 功能描述:手工工具 Campbell Snap Link #2450, 7/16", Steel RoHS:否 制造商:Molex 產(chǎn)品:Extraction Tools 類型: 描述/功能:Extraction tool |
| T7645106 | 制造商:COOPER INDUSTRIES 功能描述:CC ACCESYS / #7350 1/8 Quick Link Steel Zinc Plated UPC Tagged |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。