- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376460 > XRT7245 (Exar Corporation) DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) PDF資料下載
參數(shù)資料
| 型號： | XRT7245 |
| 廠商： | Exar Corporation |
| 英文描述： | DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) |
| 中文描述： | DS3自動柜員機(jī)用戶網(wǎng)絡(luò)接口（DS3異步傳輸模式用戶網(wǎng)絡(luò)接口） |
| 文件頁數(shù)： | 167/324頁 |
| 文件大小： | 4103K |
| 代理商： | XRT7245 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁當(dāng)前第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁
á
PRELIMINARY
DS3 UNI FOR ATM
XRT7245
REV. 1.03
167
computed over the four bytes of the programmed idle
cell header and is inserted into the fifth octet position.
The user has the option to disable the HEC Byte
Calculation and Insertion features for Idle cells, and
the contents of the fifth-header byte programmed
register may be transmitted directly.
The Transmit Cell Processor allows the user to transmit
pre-programmed OAM cells upon demand. The content
of this OAM cell is stored in an on-chip RAM location,
which will be referred to as the “Transmit OAM Cell
Buffer”. When the local μP decides to transmit the
OAM cell to the “Far-End” Terminal, it writes a “1” to a
certain register bit. The Transmit Cell Processor will
then proceed to read in the contents of the “Transmit
OAM Cell” buffer, and form a cell from this data. This
OAM cell will be subsequently processed like any user
or Idle cell (e.g., processed through the HEC Byte
Calculator and Cell Scrambler) and then routed to the
Transmit PLCP Processor (or Transmit DS3 Framer).
As mentioned earlier, the Transmit Cell Processor will
perform a “Data Path Integrity Check” on all user cells
that it reads from the TxFIFO. More specifically, the
Transmit Cell Processor will look for a specific data
pattern that should be residing within octet #5 of
these cells. The purpose of this test is to verify the in-
tegrity of the communication link throughout the “ATM
Layer processor” system. This “Data Path Integrity
Pattern” was written into the cell by the Receive Cell
Processor of another UNI, prior to its entry into the
“ATM Layer processor” system. If the Transmit Cell
Processor detects a discrepancy between the con-
tents of octet #5 and the expected pattern, then the
Transmit Cell Processor will generator a “Data Path
Integrity Check” error interrupt. After the Transmit
Cell Processor has completed checking for the “Data
Path Integrity Check” pattern; within a given cell, it
will (optionally) overwrite this pattern by inserting the
HEC byte.
The Transmit Cell Processor will inform external
circuitry when a cell has been transmitted from the
Transmit Cell Processor to either the Transmit PLCP
Processor or the Transmit DS3 Framer, by pulsing the
“TxCellTxed” output pin.
6.2.2.1
The “HEC Byte Calculator” takes the first four bytes
of each cell and computes a CRC-8 value via the
generating polynomial x
8
+ x
2
+ x + 1. The user has
the option to have the coset polynomial x
6
+ x
4
+ x
2
+
1 modulo-2 added to the CRC-8 byte and, instead in-
sert this newly computed value into byte 5 of the cell
before transmission. The user has the following addi-
tional options regarding the “HEC Byte Calculator”.
HEC Byte Calculation and Insertion Enable/Disable
for user and OAM cells.
HEC Byte Calculation and Insertion Enable/Disable
for Idle Cells.
Inserting errors into the HEC byte, for chip/equipment
testing purposes.
HEC Byte Calculation and Insertion
The implementation and result of selecting each of
these options are presented below.
6.2.2.1.1
Configuring the HEC Byte Calculator
for User and OAM Cells
The user can enable or disable the “HEC Byte Calcu-
lation and Insertion” feature for user and OAM cells.
The user can exercise this option by writing the ap-
propriate value to Bit 5 of the TxCP Control Register,
as depicted below.
If the user opts to disable this feature, then the HEC
byte will not be computed and the contents within the
fifth octet position of each cell (e.g., typically the “Data
Path Integrity Check” pattern) will be transmitted to the
Transmit PLCP (or Transmit DS3 Framer) block as is.
The following table relates the content of this bit-field
to the “HEC Byte Calculator’s” handling of valid (e.g.,
user or OAM) cells.
TxCP Control Register (Address = 60h)
B
IT
7
B
IT
6
B
IT
5
B
IT
4
B
IT
3
B
IT
2
B
IT
1
B
IT
0
Scrambler
En
Coset
Enable
HEC Insert
Enable
TDPChk
Pattern
GFC Insert
Enable
TDPErr
Interrupt
Enable
Idle Cell
HEC CalEn
TDPErr
Interrupt
Status
R/W
R/W
R/W
R/W
R/W
R/W
R/W
RUR
1
1
x
1
0
0
1
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT7288IP | CEPT1 Line Interface |
| XRT7288 | CEPT1 Line Interface(CEPT1線接口) |
| XRT7288IW | CEPT1 Line Interface |
| XRT7295AE | E3 (34.368Mbps) Integrated line Receiver |
| XRT7295AE_03 | E3 (34.368Mbps) Integrated line Receiver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT7250 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7250ES-PCI | 功能描述:界面開發(fā)工具 Evaluation Board for XRT7250 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| XRT7250IQ100 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
| XR-T7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。