- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376460 > XRT7245 (Exar Corporation) DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡接口) PDF資料下載
參數(shù)資料
| 型號： | XRT7245 |
| 廠商： | Exar Corporation |
| 英文描述： | DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡接口) |
| 中文描述： | DS3自動柜員機用戶網(wǎng)絡接口（DS3異步傳輸模式用戶網(wǎng)絡接口） |
| 文件頁數(shù)： | 60/324頁 |
| 文件大?。?/td> | 4103K |
| 代理商： | XRT7245 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁當前第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁
XRT7245
DS3 UNI FOR ATM
á
PRELIMINARY
REV. 1.03
60
Bit 7—Line Loop Back Mode
This “Read/Write” bit-field allows the user to config-
ure the UNI to operate in the “Line Loopback” mode.
This is an operating mode that is available via the
UNI Test and Diagnostic Features. When the UNI is
operating in this mode, then the Transmit stream from
the TxPOS and TxNEG pins, are (internally) looped
back into the Receive RxPOS and RxNEG input pins.
Writing a “1” to this bit-field enables the Line Loop-
back Mode. Writing a “0” to this bit-field disables the
Line Loopback Mode.
For more information on the Line Loopback Mode of
operation, please see Section 4.1.1.
Bit 6—Cell Loop Back Mode
This “Read/Write” bit-field allows the user to config-
ure the UNI to operate in the “Cell Loopback” mode.
This is an operating mode that is available via the
UNI Test and Diagnostic Features. When the UNI is
operating in this mode, then the ATM Cells that are
delineated and pass through the Receive Cell Pro-
cessor will be routed directly (internally) to the Tx
FIFO (within the Transmit UTOPIA Interface block).
Writing a “1” to this bit-field enables the Cell Loop-
back Mode. Writing a “0” to this bit-field disables the
Cell Loopback Mode.
For more information on the Cell Loopback Mode of
operation, please see Section 4.1.3.
Bit 5—PLCP Loop Back Mode
This “Read/Write” bit-field allows the user to config-
ure the UNI to operate in the “PLCP Loopback”
mode. This is an operating mode that is available via
the UNI Test and Diagnostic Features. When the UNI
is operating in this mode, then the PLCP frames that
have been generated by the Transmit PLCP Processor,
will be routed directly (internally) to the Receive
PLCP Processor.
Writing a “1” to this bit-field enables the PLCP Loop-
back Mode. Writing a “0” to this bit-field disables the
PLCP Loopback Mode.
For more information on the PLCP Loopback Mode
of operation, please see Section 4.1.2
Bit 4—Reset
This “Read/Write” bit-field allows the local μP/μC to
command a reset of the entire UNI IC. When the UNI
is reset, both the TxFIFO and the RxFIFO are flushed,
and all on-chip registers are reset to their default val-
ues, and all configurations are automatically set to
their default conditions.
Writing a “1” to this bit-field will reset the UNI IC.
Writing a “0” to this bit-field imposes no change in the
UNI IC.
Bit 3—Direct Mapped ATM/PLCP Mode* Selection
This “Read/Write” bit field allows the user to config-
ure the UNI to operate in the “Direct Mapped ATM” or
in the “PLCP” Mode of operation. Writing a “1” to this
bit-field causes the UNI to be operating in the “Direct
Mapped ATM” mode. Whereas, writing a “0” to this
mode causes the UNI to operate in the “PLCP
Mode”. When the UNI is operating in the Direct
Mapped ATM Mode, both the Transmit and Receive
PLCP Processor blocks will be disabled. Conse-
quently, in the Transmit Section, ATM cells will not be
packed into PLCP Frames prior to transmittal to the
Transmit DS3 Framer. ATM cells will proceed from
the Transmit Cell Processor, directly to the Transmit
DS3 Framer. The ATM Cell data will be “directly-
mapped” into the payload portions of the outgoing
DS3 frames. In the Receive Section, the payload por-
tions of the incoming DS3 frames will be routed di-
rectly to the Receive Cell Processor for further pro-
cessing. Please see Sections 6.3.3.9 and 7.3.2.1.2
for a more detailed discussion into Direct Mapped
ATM mode operation.
Bit 2—M13/C-Bit* (DS3 Frame Format) Selection
This “Read/Write” bit-field allows the user to config-
ure the UNI (e.g., the Transmit DS3 Framer and the
Receive DS3 Framer) to operate in either the C-bit
Parity or in the M13 frame format.
Writing a “0” to this bit-field configures the Transmit
and Receive DS3 Framer to operate in the C-bit Pari-
ty frame format. Writing a “1” to this bit-field config-
ures the Transmit and Receive DS3 Framers to oper-
ate in the M13 frame format. For more information on
these two framing formats, please see Section 6.4.2.
Bits 1, 0—TimRefSel[1, 0] (Timing Reference
Select—Transmit PLCP Processor and Transmit
DS3 Framer)
These two “Read/Write” bit-fields allow the user to
specify the following parameters:
The Timing Reference for the Transmit DS3 Framer
The Timing Reference for the Transmit PLCP
Processor
The “Transmit PLCP Frame Stuff Control” Algorithm
employed
The relationship between these two bit-fields and
these three parameters are tabulated below.
相關PDF資料 |
PDF描述 |
|---|---|
| XRT7288IP | CEPT1 Line Interface |
| XRT7288 | CEPT1 Line Interface(CEPT1線接口) |
| XRT7288IW | CEPT1 Line Interface |
| XRT7295AE | E3 (34.368Mbps) Integrated line Receiver |
| XRT7295AE_03 | E3 (34.368Mbps) Integrated line Receiver |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XRT7250 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7250ES-PCI | 功能描述:界面開發(fā)工具 Evaluation Board for XRT7250 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| XRT7250IQ100 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
| XR-T7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復。