- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67672 > GT-64111 (Galileo Technology Services, LLC) System Controller for RC4640, RM523X and VR4300 CPUs(用于RC4640, RM523X和 VR4300 CPUs的系統(tǒng)控制器) PDF資料下載
參數(shù)資料
| 型號： | GT-64111 |
| 廠商： | Galileo Technology Services, LLC |
| 英文描述： | System Controller for RC4640, RM523X and VR4300 CPUs(用于RC4640, RM523X和 VR4300 CPUs的系統(tǒng)控制器) |
| 中文描述： | 系統(tǒng)控制器（用于RC4640，RM523X和VR4300處理器的系統(tǒng)控制器的RC4640，RM523X和VR4300處理器） |
| 文件頁數(shù)： | 11/130頁 |
| 文件大小： | 881K |
| 代理商： | GT-64111 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁
GT-64111 System Controller for RC4640, RM523X and VR4300 CPUs
108
Revision 1.0
SErr Mask, Offset: 0xc28
Interrupt Acknowledge, Offset: 0xc34
Base Address Registers’ Enable, Offset: 0xc3c
Bits
Field Name
Function
Initial Value
0
AddrErr
Mask bit. When set, SErr* is asserted when the GT-
64111 detects a parity error on the address lines.
0x0
1
MasWrErr
Mask bit. When set, SErr* is asserted when the GT-
64111 detects a parity error during a master write
operation.
0x0
2
MasRdErr
Mask bit. When set, SErr* is asserted when the GT-
64111 detects a parity error during a master read
operation.
0x0
3
MemErr
Mask bit. When set, SErr* is asserted when a memory
parity error has been detected (applicable only when
an external parity checking device is used).
0x0
4
MasAbort
Mask bit. When set, SErr* is asserted when the GT-
64111 performs master abort.
0x0
5
TarAbort
Mask bit. When set, SErr* is asserted when the GT-
64111 detects a target abort.
0x0
31:6
Reserved
0x0
Bits
Field Name
Function
Initial Value
31:0
IntAck
The data is meaningless. A CPU/Local Master read
operation to this register causes the GT-64111 to per-
form an Interrupt Acknowledge cycle on the PCI bus.
0x00000000
Bits
Field name
Function
Initial Value
31:9
Reserved
0x0
8
RAS[1:0]En
Controls address matching with RAS[1:0] base/size.
0 - Enable
1 - Disable
0x0
7
RAS[3:2]En
Controls address matching with RAS[3:2] base/size.
0 - Enable
1 - Disable
Sampled at Reset via
DMAReq[0]*/Ready*
6
CS[2:0]En
Controls address matching with CS[2:0] base/size.
0 - Enable
1 - Disable
Sampled at Reset via
DAdr[6]
5
CS[3] & Boot CSEn
Controls address matching with CS[3] & Boot CS
base/size.
0 - Enable
1 - Disable
Sampled at Reset via
DAdr[3]
4
IntMeMEn
Controls address matching with internal registers-
Memory mapped base/size.
0 - Enable
1 - Disable
0x0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GT-96100A | Advanced Communication Controller That Handles a Wide Range of Serial Communication Protocols,such as Ethernet,Fast Ethernet,and HDLC(通信協(xié)議的高級通信協(xié)議（以太網(wǎng)、快速以太網(wǎng)、HDLC）控制器) |
| GT5-2/1S-HU | RECTANGULAR CONNECTOR |
| GT5-1S-HU(A) | RECTANGULAR CONNECTOR |
| GT5-1S-HU(B) | RECTANGULAR CONNECTOR |
| GT5-2S-HU | RECTANGULAR CONNECTOR |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GT64115-A2-PBB-C000 | 制造商:Marvell 功能描述: 制造商:Marvell 功能描述:Marvell GT64115-A2-PBB-C000 |
| GT-64120A-B-0 | 制造商:GALILEO 功能描述: |
| GT-64120A-B2 | 制造商:GALILEO 功能描述:MULTIFUNCTION PERIPHERAL, 388 Pin Plastic BGA 制造商:Galileo Corp 功能描述:MULTIFUNCTION PERIPHERAL, 388 Pin Plastic BGA 制造商:Marvell 功能描述:MULTIFUNCTION PERIPHERAL, 388 Pin Plastic BGA |
| GT64120AB2-BBB1C000 | 制造商:Marvell 功能描述:64-BIT MIPS SYSTEM CONTROLLER W/ 2 X 32-BIT OR 1 X 64-BIT/6 - Trays |
| GT64120AB2-BBB1C083 | 制造商:Marvell 功能描述:Marvell GT64120AB2-BBB1C083 |
發(fā)布緊急采購，3分鐘左右您將得到回復。