參數(shù)資料
型號: GT-96100A
廠商: Galileo Technology Services, LLC
英文描述: Advanced Communication Controller That Handles a Wide Range of Serial Communication Protocols,such as Ethernet,Fast Ethernet,and HDLC(通信協(xié)議的高級通信協(xié)議(以太網(wǎng)、快速以太網(wǎng)、HDLC)控制器)
中文描述: 先進的通信控制器能夠處理的串行通信協(xié)議,范圍廣,如以太網(wǎng),快速以太網(wǎng),和HDLC(通信協(xié)議的高級通信協(xié)議(以太網(wǎng),快速以太網(wǎng),HDLC的)控制器)
文件頁數(shù): 516/549頁
文件大小: 7321K
代理商: GT-96100A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁第507頁第508頁第509頁第510頁第511頁第512頁第513頁第514頁第515頁當(dāng)前第516頁第517頁第518頁第519頁第520頁第521頁第522頁第523頁第524頁第525頁第526頁第527頁第528頁第529頁第530頁第531頁第532頁第533頁第534頁第535頁第536頁第537頁第538頁第539頁第540頁第541頁第542頁第543頁第544頁第545頁第546頁第547頁第548頁第549頁
GT-96100A Advanced Communication Controller
Revision 1.0
69
3.6.2
Writing to Decode Registers
When a LOW decode register is written to, the least significant 11 bits are written to the associated remap regis-
ter, simultaneously.
When a remap register is written to, only its contents are affected.
Following RESET, the default value of a remap register is equal to its associated LOW Decode register bits
[10:0].
Unless a specific write operation to a remap register takes place, a 1:1 mapping is maintained. Also, changing a
LOW Decode register’s contents automatically returns its associated space to a 1:1 mapping. This allows for
backward software compatibility with other Galileo Technology devices such as the GT-64010A and the GT-
64011 core logic devices.
3.6.3
PCI Address Remapping
The PCI slave interface has the ability to remap addresses of PCI transactions to memory using PCI remap regis-
ters. There are seven registers for PCI_0 and seven registers for PCI_1, if implemented.
These registers correspond to the following PCI Base Address Registers:
SCS[1:0]*
SCS[3:2]*
CS[2:0]*
CS[3]* & BootCS*
Swapped SCS[1:0]*
Swapped SCS[3:2]*
Swapped CS[3]* and BootCS*
These registers are listed in the Register Section as part of PCI Internal Registers, Section 7.14.1 “PCI Internal
Registers” on page 172. The offsets for these registers are 0xc48 - 0xc64. Each MAP register is 32-bits wide.
Each MAP register is 32-bits wide, where bits [12:0] are Read Only.
When an address is presented on the PAD lines, the address decoder in the PCI slave compares the PCI address to
its base/size registers. If there is a HIT in one of the seven Base Address registers listed above, then the address
undergoes remapping in accordance to the right Remap register in the non-masked address bits (by size register).
An example of this is summarized in Table 24.
Table 24: PCI Address Remapping Example
PCI address
0x1D98.7654
SCS[1:0]* BAR
0x1F00.0000
SCS[1:0]* Size
0x03FF.FFFF
SCS[1:0]* Remap Register
0x3F00.0000
Remapped PCI Address Presented to SDRAM
0x3D98.7654
相關(guān)PDF資料
PDF描述
GT5-2/1S-HU RECTANGULAR CONNECTOR
GT5-1S-HU(A) RECTANGULAR CONNECTOR
GT5-1S-HU(B) RECTANGULAR CONNECTOR
GT5-2S-HU RECTANGULAR CONNECTOR
GT5-4S-HU RECTANGULAR CONNECTOR
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
GT96100AB3-BBF-C000 制造商:Marvell 功能描述:Marvell GT96100AB3-BBF-C000
GT96100AB3-BBF-C083 制造商:Marvell 功能描述:Marvell GT96100AB3-BBF-C083
GT96103AB3-BBF-C083 制造商:Marvell 功能描述: 制造商:Marvell 功能描述:Marvell GT96103AB3-BBF-C083
GT96122-A2-BBF1C000 制造商:Marvell 功能描述:Marvell GT96122-A2-BBF1C000
GT96122-Ax-BBF-C000 制造商:Marvell 功能描述:64-BIT MIPS COMMUNICATION CONTROLLER & INTEGRATED NETGX COPR - Trays