參數(shù)資料
型號： Am79C965A
廠商： Advanced Micro Devices, Inc.
英文描述： PCnet?-32 Single-Chip 32-Bit Ethernet Controller
中文描述： PCnet？-32單芯片32位以太網(wǎng)控制器
文件頁數(shù)： 164/228頁
文件大?。?/td> 1681K
代理商： AM79C965A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁當前第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
164
Am79C965A
Table 48. GPSI Pin Configuration
Note that linear burst operation will
only begin on certain addresses.
The general rule for linear burst
starting addresses is:
A[31:0] MOD (LINBC x 16) = 0.
Table 49 illustrates all possible
starting address values for all legal
LINBC values (only 1, 2, and 4 are
legal; other values are reserved).
Note that A[31:8] are don
’
t care
values for all addresses. (A[1:0] do
not exist within a 32 bit system,
however, they are valid bits within
the buffer pointer field of descriptor
word 0.)
Table 49. Linear Burst Cycles
Due to the beginning address
restrictions just given, it can be
shown that some portion of the
address bus will be held stable
throughout each linear burst se-
quence, while the lowest portion of
the address bus will change value
with each new cycle. The portion of
the address bus that will be held
stable during a linear burst access is
given in Table 50.
Table 50. Linear Burst Address Bus
The assertion of RDYRTN in the
place of BRDY within a linear burst
cycle will cause the linear burst to be
interrupted. In that case, the
PCnet-32 controller will revert to
ordinary two-cycle transfers, except
that BLAST will remain de-asserted
to show that linear bursting is being
requested by the PCnet-32
controller. This situation is defined
as interrupted linear burst cycles. If
BRDY is sampled as asserted
(without also sampling RDYRTN
asserted during the same access)
during interrupted linear burst
cycles, then linear bursting will
resume.
There are several events which may
cause early termination of linear
burst. Among those events are: no
more data available for transfer in
either a buffer or in the FIFO or if
either the Cycle Register (CSR80)
or the Bus Activity Timer Register
(CSR82) times out. In any of these
cases, the PCnet-32 controller will
end the Linear Burst by asserting
BLAST and then releasing the bus.
A Partial Linear Burst may have
been sent out before the assertion of
BLAST, where
“
Partial Linear Burst
”
refers to the case where the number
of data words transferred between
the last asserted ADS and the
GPSI Function
GPSI
I/O
Type
LANCE
GPSI Pin
ILACC
GPSI Pin
PCnet-32/
PCnet-ISA
GPSI Pin
PCnet-32
Pin
Number
PCnet-32
Normal
Pin Function
Transmit Data
O
TX
TXD
TXDAT
132
A31
Transmit Enable
O
TENA
RTS
TXEN
133
A30
Transmit Clock
I
TCLK
TXC
STDCLK
134
A29
Collision
I
CLSN
CDT
CLSN
137
A28
Receive Carrier Sense
I
RENA
CRS
RXCRS
138
A27
Receive Clock
I
RCLK
RXC
SRDCLK
140
A26
Receive Data
I
RX
RXD
RXDAT
141
A25
LINBC[2:0]
LBS = Linear
Burst Size
(No. of
Transfers)
Size of
Burst
(Byte)
Linear Burst
Beginning
Addresses
(A[31:6] =
Don
’
t Care)
A[5:0] =
1
2
4
4
8
16
16
32
64
00, 10, 20, 30
00, 20
00
LINBC Value
Portion of Address Bus Stable
During Linear Burst
001
010
100
A[31:4]
A[31:5]
A[31:6]
相關PDF資料
PDF描述
AM79C970AKCW PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AKC PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970A PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AVCW PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970 PCnetTM-PCI Single-Chip Ethernet Controller for PCI Local Bus
相關代理商/技術參數(shù)
參數(shù)描述
AM79C965AWW WAF 制造商:Advanced Micro Devices 功能描述:
AM79C970 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnetTM-PCI Single-Chip Ethernet Controller for PCI Local Bus
AM79C970A 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AKC 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*