參數(shù)資料
型號(hào): V363EPC-50
英文描述: Controller Miscellaneous - Datasheet Reference
中文描述: 控制器雜項(xiàng)-數(shù)據(jù)表參考
文件頁數(shù): 155/190頁
文件大?。?/td> 1105K
代理商: V363EPC-50
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁當(dāng)前第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁
Register Descriptions
Register Map
Copyright 1997-2000, V3 Semiconductor Inc.
EPC User
s Manual Revision 1.05
145
PCI_INT_STAT: PCI INTERRUPT STATUS REGISTER
Mnemonic:
Offset:
Size:
PCI_INT_STAT
48H
32 bits
PCI_INT_STAT
Reset
Value
Mailbox Interrupt:
1 = Mailbox (Doorbell) Interrupt request active
0 = No mailbox interrupts pending
Cleared by clearing MAIL_RD_STAT and MAIL_WR_STAT
Local Bus Direct Interrupt:
1 = Local bus master requests a PCI interrupt
0 = No operation
This bit is set by writing
1
and cleared by writing
0
0H
reserved
I2O Outbound Post List Not Empty: Indicates that the outbound
post list head pointer not equals the tail pointer
(OPL_HEAD
1
OPL_TAIL). This bit is equivalent to the
PCI_I2O_ISTAT register bit 3 and can be read there also. It is
masked off only when the I2O_EN bit in the PCI_CFG register is
clear otherwise the not empty status will be readable here
regardless of the mask bit in PCI_INT_CFG. This bit is also
mapped into the PCI_I2O_ISTAT register bit 3 and can be read
there also.
0H
reserved
DMA channel 1 Interrupt:
1 = DMA channel 1 has requested an interrupt
0 = DMA channel 1 has not requested an interrupt
DMA channel 0 Interrupt:
1 = DMA channel 0 has requested an interrupt
0 = DMA channel 0 has not requested an interrupt
0H
reserved
INTD Output from INTC Input: Set (
1
) when enabled
(INTC_INTD bit in the corresponding PCI_INT_CFG register
field) andINTC is used as an input and an interrupt event has
occurred on INTC
INTD Output from INTB Input: Set (
1
) when enabled
(INTB_INTD bit in the corresponding PCI_INT_CFG register
field) andINTB is used as an input and an interrupt event has
occurred on INTB
INTD Output from INTA Input: Set (
1
) when enabled
(INTA_INTD bit in the corresponding PCI_INT_CFG register field)
andINTA is used as an input and an interrupt event has occurred
on INTA
0H
See description above for INTx_TO_y
a
0H
reserved
0H
See description above for INTx_TO_y
0H
See description above for INTx_TO_y
0H
See description above for INTx_TO_y
0H
See description above for INTx_TO_y
0H
reserved
0H
See description above for INTx_TO_y
Bits
Mnemonic
Type
Description
31
MAILBOX
R
0H
30
LOCAL
FRW
0H
29-28
-
R
27
OUT_POST
FRW
0H
26
-
R
25
DMA1
FRW
0H
24
DMA0
FRW
0H
23-15
R
14
INTC_TO_D
FRW
0H
13
INTB_TO_D
FRW
0H
12
INTA_TO_D
FRW
0H
11
10
9
8
7
6
5
4
INTD_TO_C
-
INTB_TO_C
INTA_TO_C
INTD_TO_B
INTC_TO_B
-
INTA_TO_B
FRW
R
FRW
FRW
FRW
FRW
R
FRW
相關(guān)PDF資料
PDF描述
V363ME01-LF VOLTAGE CONTROLLED OSCILLATOR
V370PDC-66 DRAM Controller
V375A12M300A2L Analog IC
V375A12M300A3 Analog IC
V375A12M300A3L Analog IC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
V363EPC-50LP 制造商:Rochester Electronics LLC 功能描述: 制造商:QuickLogic Corporation 功能描述:
V363EPC-50LPN 制造商:Rochester Electronics LLC 功能描述: 制造商:QuickLogic Corporation 功能描述:
V363ME01-LF 制造商:ZCOMM 制造商全稱:ZCOMM 功能描述:Voltage-Controlled Oscillator Surface Mount Module
V363ME01-LF_10 制造商:ZCOMM 制造商全稱:ZCOMM 功能描述:Voltage-Controlled Oscillator Surface Mount Module
V364 制造商:VARTA 功能描述: