- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361647 > V363EPC-50 Controller Miscellaneous - Datasheet Reference PDF資料下載
參數(shù)資料
| 型號(hào)： | V363EPC-50 |
| 英文描述： | Controller Miscellaneous - Datasheet Reference |
| 中文描述： | 控制器雜項(xiàng)-數(shù)據(jù)表參考 |
| 文件頁數(shù)： | 160/190頁 |
| 文件大?。?/td> | 1105K |
| 代理商： | V363EPC-50 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁當(dāng)前第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁
Register Descriptions
Register Map
150
EPC User
’
s Manual Revision 1.05
Copyright 1997-2000, V3 Semiconductor Inc.
LB_MAP0, 1: LOCAL BUS TO PCI BUS ADDRESS MAP 0, 1
Mnemonic:
Offset:
Size:
LB_MAP0,1
5EH, 62H
16 bits
LB_MAP0, 1
Bits
Mnemonic
Type
Reset
Value
Description
15-4
MAP_ADR
FRW
0H
Map Address: These bits correspond to bits AD[31:20] in PCI
address space when a Local to PCI access is made. Address
bits AD[19:2] are derived from the local bus itself. If the size of
the aperture is increased, then the lower bits of MAP_ADR
become masked off according to the ADR_SIZE bits in the
LB_BASE registers.
Access Type: Determines which PCI bus command will be driven
for local bus to PCI bus access:
a
000 = Interrupt Acknowledge (Read)
001 = I/O Read/Write
011 = Memory Read/Write
101 = Configuration Read/Write
110 = Memory Read Multiple/Memory Write
others = reserved
Low Address Override Enable: When Set (1) the AD[1:0] value
transmitted during the address phase will be generated from the
AD_LOW value in the PCI_CFG register. When cleared (0) the
value of AD[1:0] will be
“
00
”
except for I/O cycles where AD[1:0]
correspond to the byte enables.
3-1
TYPE
FRW
0H
a. The value in this bit field is driven on the C/BE[3:1] PCI bus pins directly (except for TYPE="110":
see note). C/BE0 is set based on whether the cycle is a read (0) or a write (1). No checking is done
by the EPC device to see if the command type is supported (see the "Aperture Operation" section
for more details). Reserved combinations can be used to generate other PCI commands directly.
0
AD_LOW_EN
FRW
0H
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V363ME01-LF | VOLTAGE CONTROLLED OSCILLATOR |
| V370PDC-66 | DRAM Controller |
| V375A12M300A2L | Analog IC |
| V375A12M300A3 | Analog IC |
| V375A12M300A3L | Analog IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| V363EPC-50LP | 制造商:Rochester Electronics LLC 功能描述: 制造商:QuickLogic Corporation 功能描述: |
| V363EPC-50LPN | 制造商:Rochester Electronics LLC 功能描述: 制造商:QuickLogic Corporation 功能描述: |
| V363ME01-LF | 制造商:ZCOMM 制造商全稱:ZCOMM 功能描述:Voltage-Controlled Oscillator Surface Mount Module |
| V363ME01-LF_10 | 制造商:ZCOMM 制造商全稱:ZCOMM 功能描述:Voltage-Controlled Oscillator Surface Mount Module |
| V364 | 制造商:VARTA 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。