- 您現在的位置：買賣IC網 > PDF目錄360868 > IP100 PCI 10/100M Single Chip Ethernet Controller PDF資料下載
參數資料
| 型號： | IP100 |
| 英文描述： | PCI 10/100M Single Chip Ethernet Controller |
| 中文描述： | 單芯片的PCI個10/100M以太網控制器 |
| 文件頁數： | 33/92頁 |
| 文件大?。?/td> | 2801K |
| 代理商： | IP100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁
IP100
10.3.1 MagicSequence
Class............................. Wake Event Data Structures, Magic Packet
Base Address ............... Start of Magic Packet
Address Offset .............. 0x06
Access Mode ................ Read only
Width ............................ 768 bits
BIT
BIT NAME
767..0
MagicSequence
Magic Sequence. A sequence of 96 bytes, consisting of 16 consecutive,
identical 6 bytes sequences, where each 6 byte sequence equals the station
address of the station receiving the Magic Packet.
10.3.2 MagicSyncStream
Class............................. Wake Event Data Structures, Magic Packet
Base Address ............... Start of Magic Packet
Address Offset .............. 0x00
Access Mode ................ Read only
Width ............................ 48 bits
BIT
BIT NAME
47..0
MagicSyncStream
Magic Packet Sync Stream. A stream of 6 bytes with the value 0xff indicates
the start of the MagicSequence.
10.3.3 PseudoCRC
Class............................. Wake Event Data Structures, Pseudo Packet
Base Address ............... Start of Pseudo Packet
Address Offset .............. 0x00+n+1 for n PseudoPatterns
Access Mode ................ Write only
Width ............................ 32 bits
The 32-bit CRC as defined in the IEEE 802.3 Ethernet standard for the FCS, taken over the bytes (indicated by
the PseudoPattern values) of a received frame.
BIT
BIT NAME
7..0
PsuedoCRCbyte0
The least significant byte of the PseudoCRC.
15..8
PsuedoCRCbyte1
The second lest significant byte of the PseudoCRC.
23..16
PsuedoCRCbyte2
The second most significant byte of the PseudoCRC.
31..24
PsuedoCRCbyte3
The most significant byte of the PseudoCRC.
IP100-DS-R03
May 27, 2003
33/92
Copyright
2003, IC Plus Corp.
All rights reserved.
Preliminary, Specification subject to change without notice.
BIT DESCRIPTION
BIT DESCRIPTION
BIT DESCRIPTION
相關PDF資料 |
PDF描述 |
|---|---|
| IP101 | PHY 10/100M Single Chip Fast Ethernet Transceiver |
| IP1060AD | Analog IC |
| IP1060AJ | Voltage-Mode SMPS Controller |
| IP1060AN | Analog IC |
| IP1060BJ | Voltage-Mode SMPS Controller |
相關代理商/技術參數 |
參數描述 |
|---|---|
| IP1000A | 制造商:IC PLUS 功能描述:IP1000A |
| IP1000ALF | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Gigabit Ethernet NIC Single Chip |
| IP1000ALF-DS-R01 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Gigabit Ethernet NIC Single Chip |
| IP1000ALF-DS-R02 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Gigabit Ethernet NIC Single Chip |
| IP1000ALF-DS-R03 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Gigabit Ethernet NIC Single Chip |
發(fā)布緊急采購，3分鐘左右您將得到回復。