參數(shù)資料
型號： AM79C965KCW
廠商： ADVANCED MICRO DEVICES INC
元件分類： 微控制器/微處理器
英文描述： 3 CHANNEL(S), LOCAL AREA NETWORK CONTROLLER, PQFP16
封裝： PLASTIC, QFP-160
文件頁數(shù)： 38/220頁
文件大?。?/td> 1197K
代理商： AM79C965KCW
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁
AMD
P R E L I M I N A R Y
132
Am79C965
wise, when DAPC = “0”, the
polarity reversal algorithm is
enabled.
This bit only has meaning when
the 10BASE-T network interface
is selected.
Read/write accessible only when
STOP bit is set.
10
MENDECL
MENDEC Loopback Mode. See
the description of the LOOP bit in
CSR15.
Read/write accessible only when
STOP bit is set.
9
LRT/TSEL
Low Receive Threshold (T-MAU
Mode only)
Transmit
Mode
Select
(AUI
Mode only)
LRT
Low Receive Threshold. When
LRT = “1”, the internal twisted
pair receive thresholds are re-
duced by 4.5 dB below the stan-
dard
10BASE-T
value
(approximately 3/5) and the un-
squelch threshold for the RXD
circuit will be 180–312 mV peak.
When LRT = “0”, the unsquelch
threshold for the RXD circuit will
be
the
standard
10BASE-T
value, 300 - 520 mV peak.
In either case, the RXD circuit
post squelch threshold will be
one half of the unsquelch thresh-
old.
This bit only has meaning when
the 10BASE-T network interface
is selected.
Read/write accessible only when
STOP bit is set. Cleared by
H_RESET or S_RESET and is
unaffected by STOP.
TSEL
TSEL Transmit Mode Select.
TSEL controls the levels at which
the AUI drivers rest when the AUI
transmit port is idle. When TSEL
= 0, DO+ and DO- yield “zero” dif-
ferential to operate transformer
coupled loads (Ethernet 2 and
802.3). When TSEL = 1, the DO+
idles at a higher value with re-
spect to DO-, yielding a logical
HIGH state (Ethernet 1).
This bit only has meaning when
the AUI network interface is se-
lected.
Read/write accessible only when
STOP bit is set. Cleared by
H_RESET or S_RESET and is
unaffected by STOP.
8-7 PORTSEL[1:0]
Port Select bits allow for software
controlled selection of the net-
work medium.
PORTSEL settings of AUI and
10BASE-T are ignored when the
ASEL bit of BCR2 (bit 1) has
been set to ONE.
The network port configuration is
shown in Table 41.
Table 41. Network Port Configuration
ASEL
Link Status
Network
PORTSEL[1:0] (BCR2[1])
(of 10BASE-T)
Port
0X
1
Fail
AUI
0X
1
Pass
10BASE-T
0 0
0
X
AUI
0 1
0
X
10BASE-T
1 0
X
GPSI
1 1
X
Reserved
Refer to the section on General
Purpose Serial Interface for de-
tailed information on accessing
GPSI.
Read/write accessible only when
STOP bit is set. Cleared by
H_RESET or S_RESET and is
unaffected by STOP.
6
INTL
Internal Loopback. See the de-
scription of LOOP, CSR15-2.
Read/write accessible only when
STOP bit is set.
5
DRTY
Disable Retry. When DRTY = “1”,
PCnet-32 controller will attempt
only one transmission. If DRTY =
“0”, PCnet-32 controller will at-
tempt 16 retry attempts before
signaling a retry error. DRTY is
defined when the initialization
block is read.
Read/write accessible only when
STOP bit is set.
4
FCOLL
Force Collision. This bit allows
the collision logic to be tested.
PCnet-32 controller must be in
internal loopback for FCOLL to
be valid. If FCOLL = “1”, a colli-
sion will be forced during loop-
back transmission attempts. a
Retry Error will ultimately result.
If FCOLL = “0”, the Force Colli-
sion logic will be disabled.
Read/write accessible only when
STOP bit is set.
3
DXMTFCS
Disable Transmit CRC (FCS).
When
DXMTFCS
=
0,
the
相關PDF資料
PDF描述
AM80A-024L-120F18 1-OUTPUT 240 W DC-DC REG PWR SUPPLY MODULE
AJ80A-024L-033F50 1-OUTPUT 240 W DC-DC REG PWR SUPPLY MODULE
AM93LC66S 4096-bits Serial Electrically Erasable PROM
AM93LC66SA 4096-bits Serial Electrically Erasable PROM
AM93LC66VN 4096-bits Serial Electrically Erasable PROM
相關代理商/技術參數(shù)
參數(shù)描述
AM79C970 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnetTM-PCI Single-Chip Ethernet Controller for PCI Local Bus
AM79C970A 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AKC 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AKC\\W 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Advanced Micro Devices 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*