參數(shù)資料
型號: T8110
英文描述: Version History
中文描述: 版本歷史
文件頁數(shù): 106/222頁
文件大小: 2343K
代理商: T8110
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁當(dāng)前第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
104
Agere Systems Inc.
Data Sheet
May 2001
and Packet Payload Engine
Ambassador T8110 PCI-Based H.100/H.110 Switch
10 Stream Rate Control
(continued)
10.2.2 L-Bus 16.384 Mbits/s Operation
Local stream 16.384 Mbits/s operation is implemented as two multiplexed 8.192 Mbits/s streams. Bits are shifted at
16.384 MHz, and 16 bits are shifted per 8.192 Mbits/s time-slot (refer to Figure 29). This operation makes use of
adjacent pairs of the existing single-byte hold and shift registers for local stream operation, with the local even
stream assigned as the incoming stream, and the local odd stream assigned as the outgoing stream. Pairs are
assigned as LD[0,1], LD[2,3], . . . LD[30,31]. When an L-bus group is set to operate at rate of 16.384 Mbits/s, the
hold and shift circuitry is configured such that the serial output of the even stream shift register feeds the serial
input of the odd stream shift register (refer to Figure 30).
5-9411 (F)
Figure 29. Local Stream 16.384 Mbits/s Timing
5-9426 (F)
Figure 30. Local Stream 16.384 Mbits/s Circuit
15
6
976 ns (ONE 8 Mbits/s TIME-SLOT)
TIME-SLOT n
INCOMING BITS ARE SAMPLED AT
THE 3/4 POINT OF THE BIT TIME
14
13
12
11
10
9
8
7
5
4
3
2
1
0
8.192 MHz
16.384 MHz
SERIAL DATA:
L_D[EVEN] (INCOMING),
L_D[ODD] (OUTGOING)
OFFLOAD INCOMING
BYTES FROM TIME-SLOT n – 1 TO HOLDING REGISTERS,
LOAD OUTGOING BYTES FOR
TIME-SLOT n TO SHIFT REGISTERS
OFFLOAD INCOMING
BYTES FROM TIME-SLOT n TO HOLDING REGISTERS,
LOAD OUTGOING BYTES FOR
TIME-SLOT n + 1 TO SHIFT REGISTERS
LOCAL
EVEN
STREAM
SHIFT
REGISTER
EVEN
STREAM
INCOMING
HOLDING
REGISTER
EVEN
STREAM
OUTGOING
HOLDING
REGISTER
ODD
STREAM
INCOMING
HOLDING
REGISTER
ODD
STREAM
OUTGOING
HOLDING
REGISTER
MS bit
LOCAL
ODD
STREAM
SHIFT
REGISTER
MS bit
8
8-bit BYTE TO
DATA MEMORY
8-bit BYTE FROM
DATA MEMORY
8
8
8-bit BYTE TO
DATA MEMORY
8-bit BYTE FROM
DATA MEMORY
8
(NO LOCAL EVEN
SERIAL OUTPUT
IF 16.384 Mbits/s
OPERATION)
OUTGOING
SERIAL DATA
(EVEN)
OUTGOING SERIAL DATA (ODD)
INCOMING SERIAL DATA (EVEN)
(NO LOCAL ODD
SERIAL INPUT
IF 16.384 Mbits/s
OPERATION)
INCOMING
SERIAL DATA
(ODD)
16.384 Mbits/s
ENABLE
相關(guān)PDF資料
PDF描述
T8301 T8301 Internet Protocol Telephone Phone-On-A-Chip⑩ IP Solution DSP
T8302 T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q
T8502 T8502 and T8503 Dual PCM Codecs with Filters
T8503 T8502 and T8503 Dual PCM Codecs with Filters
T8531A T8531A/8532 Multichannel Programmable Codec Chip Set
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
T811004 制造商:E-SWITCH 制造商全稱:E-SWITCH 功能描述:E-SWITCH 800SP9B5M2QE
T-8110---BAL-DB 制造商:LSI Corporation 功能描述:Switch Fabric 4K x 4K 3.3V 272-Pin BGA
T8110L 制造商:AGERE 制造商全稱:AGERE 功能描述:Ambassador㈢ T8110L H.100/H.110 Switch
T-8110L 制造商:AGERE 制造商全稱:AGERE 功能描述:Ambassador㈢ T8110L H.100/H.110 Switch
T81110 制造商:Allied Controls Incorporated 功能描述:Conn Relay Socket SKT 8 POS Solder Lug ST Panel Mount