參數(shù)資料
型號： T8110
英文描述： Version History
中文描述： 版本歷史
文件頁數(shù)： 109/222頁
文件大?。?/td> 2343K
代理商： T8110
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁當(dāng)前第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
Agere Systems Inc.
107
Data Sheet
May 2001
and Packet Payload Engine
Ambassador T8110 PCI-Based H.100/H.110 Switch
11 Minibridge
The T8110 provides for access to non-PCI devices from the PCI bus via the minibridge port.
Note:
If the T8110 is configured to interface to a microprocessor bus, the minibridge function is not applicable, and
the minibridge port pins are used for the microprocessor interface. Refer to Section 5 on page 38.
PCI access requests are converted to a simple interface to external devices hanging on the minibridge port. There
are eight chip select outputs, a read strobe, a write strobe, a 16-bit address and 16-bit data bus. Additionally, a for-
warded version of the PCI_RST# signal can be made available at the GP(2) output; refer to Section 6.1.1 on page
46 and Section 9.2.2.2 on page 101. PCI_AD[15:0], during the address phase, is DIRECTLY MAPPED as the
MB_A[15:0] address. Customers could possibly assume this, OR may assume that byte lane enables determine
the state of MB_A[1:0].
There is a direct mapping of the PCI address bits to the minibridge address bits. Users must be aware that
MB_A[1:0] of a minibridge transaction is a direct pass-thru from the PCI_AD[1:0] of the address phase, and for PCI
MEMORY transactions (which is the only type of transaction T8110 responds to), the value is always 00.
In addition, be aware that the minibridge only operates as 16-bit-only transfers, with the data positioned only on
bits [15:0] of PCI_AD during the data phase.
11.1 Wait-State Control Registers
11.1.1 Minibridge Wait-State Control Registers
The minibridge wait-state control registers allow for programmable assertion times for MB_CS[7:0], MB_RD, and
MB_WR control outputs. Resolution for the wait-state value increments is one 65.538 MHz clock period (15.25 ns);
refer to Figure 29 on page 104.
Table 83. Minibridge Wait-State Control Register Map
DWORD
Address
(20 bits)
Register
Byte 3
Byte 2
Byte 1
Byte 0
0x00700
0x00704
0x00710
0x00714
0x00720
0x00724
0x00730
0x00734
0x00740
0x00744
0x00750
0x00754
0x00760
0x00764
0x00770
0x00774
CS0 addr setup wait
CS0 addr hold wait
CS1 addr setup wait
CS1 addr hold wait
CS2 addr setup wait
CS2 addr hold wait
CS3 addr setup wait
CS3 addr hold wait
CS4 addr setup wait
CS4 addr hold wait
CS5 addr setup wait
CS5 addr hold wait
CS6 addr setup wait
CS6 addr hold wait
CS7 addr setup wait
CS7 addr hold wait
CS0 read hold wait
CS0 write hold wait
CS1 read hold wait
CS1 write hold wait
CS2 read hold wait
CS2 write hold wait
CS3 read hold wait
CS3 write hold wait
CS4 read hold wait
CS4 write hold wait
CS5 read hold wait
CS5 write hold wait
CS6 read hold wait
CS6 write hold wait
CS7 read hold wait
CS7 write hold wait
CS0 read width wait
CS0 write width wait
CS1 read width wait
CS1 write width wait
CS2 read width wait
CS2 write width wait
CS3 read width wait
CS3 write width wait
CS4 read width wait
CS4 write width wait
CS5 read width wait
CS5 write width wait
CS6 read width wait
CS6 write width wait
CS7 read width wait
CS7 write width wait
CS0 read setup wait
CS0 write setup wait
CS1 read setup wait
CS1 write setup wait
CS2 read setup wait
CS2 write setup wait
CS3 read setup wait
CS3 write setup wait
CS4 read setup wait
CS4 write setup wait
CS5 read setup wait
CS5 write setup wait
CS6 read setup wait
CS6 write setup wait
CS7 read setup wait
CS7 write setup wait
相關(guān)PDF資料
PDF描述
T8301 T8301 Internet Protocol Telephone Phone-On-A-Chip⑩ IP Solution DSP
T8302 T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q
T8502 T8502 and T8503 Dual PCM Codecs with Filters
T8503 T8502 and T8503 Dual PCM Codecs with Filters
T8531A T8531A/8532 Multichannel Programmable Codec Chip Set
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
T811004 制造商:E-SWITCH 制造商全稱:E-SWITCH 功能描述:E-SWITCH 800SP9B5M2QE
T-8110---BAL-DB 制造商:LSI Corporation 功能描述:Switch Fabric 4K x 4K 3.3V 272-Pin BGA
T8110L 制造商:AGERE 制造商全稱:AGERE 功能描述:Ambassador㈢ T8110L H.100/H.110 Switch
T-8110L 制造商:AGERE 制造商全稱:AGERE 功能描述:Ambassador㈢ T8110L H.100/H.110 Switch
T81110 制造商:Allied Controls Incorporated 功能描述:Conn Relay Socket SKT 8 POS Solder Lug ST Panel Mount
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*