- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371179 > T8110 Version History PDF資料下載
參數(shù)資料
| 型號： | T8110 |
| 英文描述： | Version History |
| 中文描述： | 版本歷史 |
| 文件頁數(shù)： | 24/222頁 |
| 文件大?。?/td> | 2343K |
| 代理商： | T8110 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
22
Agere Systems Inc.
Data Sheet
May 2001
and Packet Payload Engine
Ambassador T8110 PCI-Based H.100/H.110 Switch
4 PCI Interface
The T8110 provides a selection of two interface mechanisms via the VIO/
μ
P_SELECT input. This must be a static
signal (either pulled high or pulled low).
n
VIO/
μ
P_SELECT tied to GND = T8110 interface to a microprocessor bus, connected via the minibridge port.
n
VIO/
μ
P_SELECT tied to 3.3 V = T8110 interface to a local PCI bus, 3.3 V signaling.
n
VIO/
μ
P_SELECT tied to 5 V = T8110 interface to a local PCI bus, 5 V signaling.
The T8110 is a single-function PCI device; it can act as a target or an initiator. All addressing is DWORD aligned for
32-bit data transfers. Refer to Section 2.1 on page 8 for pin descriptions. When the PCI interface is selected, the
minibridge port functions as a bridge to convert the PCI access protocol into a simple handshake protocol for exter-
nal, non-PCI devices connected to this port. For more details, see Section 11, starting on page 107.
The PCI interface is arranged to provide a mixture of accesses. Initialization and register programming is typically
under coprocessor control. As a result, the T8110 operates as a slave when being programmed by the coprocessor
or by the host via a PCI-PCI bridge. Diagnostics and error handling are also defined as slave operations. However,
when packets are processed by either taking data from the H1x0 bus and passing it to memory, or when data is
retrieved from memory and sent to the H1x0 bus, the T8110 operates as a master, arbitrating for the bus and taking
control of its own burst transactions. This ensures that the bandwidth required by the T8110 as a local PCI bus
owner is kept to a minimum. Packet transactions are not limited to the H1x0 bus and local time slots can be routed
to and from the PCI bus as well.
4.1 Target
The T8110 PCI bus interface allows target access to five internal regions: registers, connection memory, data
memory, virtual channel memory, and the minibridge. Target burst transactions are only allowed to the register and
connection memory space. No target bursts are allowed to/from the data memory, virtual channel memory, or the
minibridge space. All target accesses get synchronized between the PCI’s 33 MHz clock domain and the T8110's
internal 65.536 MHz clock domain. Of the 32 bits of address provided, the upper 12 decode the base address,
while the lower 20 provide addressing for the internal regions of the T8110, as shown in Table 10.
Table 10. T8110 Memory Mapping to PCI Space
Region
Subregion
Reserved
Range (hex)
0x00000—0x000FF
0x00100—0x001FF
0x00200—0x002FF
0x00300—0x003FF
0x00400—0x004FF
0x00500—0x005FF
0x00600—0x006FF
0x00700—0x007FF
0x00800—0x0FFFF
0x10000—0x1FFFF
0x20000—0x2FFFF
0x30000—0x3FFFF
0x40000—0x4FFFF
0x50000—0x6FFFF
0x70000—0x7FFFF
0x80000—0xFFFFF
Registers
Operating control and status
Clocks
Rate control
Frame group
General-purpose I/O
Interrupt control
Minibridge control
Reserved
—
—
—
—
—
—
—
Virtual channel memory
Data memory
Reserved
Connection memory
Reserved
Minibridge
Reserved
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T8301 | T8301 Internet Protocol Telephone Phone-On-A-Chip⑩ IP Solution DSP |
| T8302 | T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q |
| T8502 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8503 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8531A | T8531A/8532 Multichannel Programmable Codec Chip Set |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T811004 | 制造商:E-SWITCH 制造商全稱:E-SWITCH 功能描述:E-SWITCH 800SP9B5M2QE |
| T-8110---BAL-DB | 制造商:LSI Corporation 功能描述:Switch Fabric 4K x 4K 3.3V 272-Pin BGA |
| T8110L | 制造商:AGERE 制造商全稱:AGERE 功能描述:Ambassador㈢ T8110L H.100/H.110 Switch |
| T-8110L | 制造商:AGERE 制造商全稱:AGERE 功能描述:Ambassador㈢ T8110L H.100/H.110 Switch |
| T81110 | 制造商:Allied Controls Incorporated 功能描述:Conn Relay Socket SKT 8 POS Solder Lug ST Panel Mount |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。