- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371179 > T8110 Version History PDF資料下載
參數(shù)資料
| 型號(hào)： | T8110 |
| 英文描述： | Version History |
| 中文描述： | 版本歷史 |
| 文件頁數(shù)： | 6/222頁 |
| 文件大?。?/td> | 2343K |
| 代理商： | T8110 |
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
Table of Contents
(continued)
Contents
Page
4
Agere Systems Inc.
Data Sheet
May 2001
and Packet Payload Engine
Ambassador T8110 PCI-Based H.100/H.110 Switch
7.7.1
Clock Fallback .................................................................................................................................82
7.7.1.1
Fallback Events ...................................................................................................................82
7.7.1.2
Fallback Scenarios—Fixed vs. Rotating Secondary ............................................................83
7.7.1.3
H-Bus Clock Enable/Disable on Fallback ............................................................................86
Clock Failsafe ..................................................................................................................................88
7.7.2.1
Failsafe Events ....................................................................................................................88
8 Frame Group and FG I/O ....................................................................................................................................90
8.1 Frame Group Control Registers ....................................................................................................................90
8.1.1
FGx Lower and Upper Start Registers .............................................................................................90
8.1.2
FGx Width Registers ........................................................................................................................91
8.1.3
FGx Rate Registers .........................................................................................................................91
8.2 FG7 Timer Option .........................................................................................................................................92
8.2.1
FG7 Counter (Low and High Byte) Registers ..................................................................................92
8.3 FGIO Control Registers ................................................................................................................................93
8.3.1
FGIO Data Register .........................................................................................................................93
8.3.2
FGIO Read Mask Register ..............................................................................................................93
8.3.3
FGIO R/W Register ..........................................................................................................................94
8.4 FG Circuit Operation .....................................................................................................................................95
8.4.1
Frame Group 8 kHz Reference Generation .....................................................................................96
8.4.2
FGIO General-Purpose Bits .............................................................................................................97
8.4.3
Programmable Timer (FG7 Only) ....................................................................................................97
8.4.4
FG External Interrupts .....................................................................................................................97
8.4.5
FG Diagnostic Test Point Observation ............................................................................................97
9 General-Purpose I/O ...........................................................................................................................................98
9.1 GPIO Control Registers ................................................................................................................................98
9.1.1
GPIO Data Register .........................................................................................................................98
9.1.2
GPIO Read Mask Register ..............................................................................................................99
9.1.3
GPIO R/W Register .........................................................................................................................99
9.1.4
GPIO Override Register .................................................................................................................100
9.2 GP Circuit Operation ...................................................................................................................................100
9.2.1
GPIO General-Purpose Bits ..........................................................................................................101
9.2.2
GP Dual-Purpose Bits GPIO (Override) .........................................................................................101
9.2.2.1
GP H.110 Clock Master Indicators (GP0, GP1 Only) ........................................................101
9.2.2.2
PCI_RST# Indicator (GP2 Only) ........................................................................................101
9.2.3
GP External Interrupts ...................................................................................................................101
9.2.4
GP Diagnostic Test Point Observation ..........................................................................................101
10 Stream Rate Control .......................................................................................................................................102
10.1 H-Bus Stream Rate Control Registers ...................................................................................................103
10.1.1 H-Bus Rate Registers ....................................................................................................................103
10.2 L-Bus Stream Rate Control Registers ...................................................................................................103
10.2.1 L-Bus Rate Registers .....................................................................................................................103
10.2.2 L-Bus 16.384 Mbits/s Operation ....................................................................................................104
10.2.3 16.384 Mbits/s Local I/O Superrate ...............................................................................................105
11 Minibridge ........................................................................................................................................................107
11.1 Wait-State Control Registers .................................................................................................................107
11.1.1 Minibridge Wait-State Control Registers ........................................................................................107
11.2 Strobe Control Registers .......................................................................................................................110
11.3 Minibridge Circuit Operation ..................................................................................................................110
11.4 Minibridge Operational Addressing .......................................................................................................112
7.7.2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T8301 | T8301 Internet Protocol Telephone Phone-On-A-Chip⑩ IP Solution DSP |
| T8302 | T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q |
| T8502 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8503 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8531A | T8531A/8532 Multichannel Programmable Codec Chip Set |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T811004 | 制造商:E-SWITCH 制造商全稱:E-SWITCH 功能描述:E-SWITCH 800SP9B5M2QE |
| T-8110---BAL-DB | 制造商:LSI Corporation 功能描述:Switch Fabric 4K x 4K 3.3V 272-Pin BGA |
| T8110L | 制造商:AGERE 制造商全稱:AGERE 功能描述:Ambassador㈢ T8110L H.100/H.110 Switch |
| T-8110L | 制造商:AGERE 制造商全稱:AGERE 功能描述:Ambassador㈢ T8110L H.100/H.110 Switch |
| T81110 | 制造商:Allied Controls Incorporated 功能描述:Conn Relay Socket SKT 8 POS Solder Lug ST Panel Mount |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。