- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371179 > T8302 T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q PDF資料下載
參數(shù)資料
| 型號： | T8302 |
| 英文描述： | T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q |
| 中文描述： | T8302因特網(wǎng)協(xié)議電話高級RISC機（ARM）的以太網(wǎng)使用IEEE 802.1q的服務(wù)質(zhì)量 |
| 文件頁數(shù)： | 12/248頁 |
| 文件大小： | 7321K |
| 代理商： | T8302 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當(dāng)前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
Table of Contents
Tables
Page
10
Agere Systems Inc.
T8302 Internet Protocol Telephone
Advanced RISC Machine (
ARM
)
Data Sheet
July 2001
Table 1. PBGA-272 Package .................................................................................................................................18
Table 2.
ARM
Processor Memory and I/O Map ......................................................................................................28
Table 3. Reset/Clock Management Controller Signals ...........................................................................................30
Table 4. Reset/Clock Controller Register Map .......................................................................................................35
Table 5. Pause Register .........................................................................................................................................36
Table 6. Version ID Register 0xE000 0010 ............................................................................................................36
Table 7. Clock Management Register .....................................................................................................................37
Table 8. Clock Status Register................................................................................................................................37
Table 9. System Clock Source Encoding ...............................................................................................................38
Table 10. Clock Control Register ............................................................................................................................38
Table 11. Soft Reset Register ................................................................................................................................39
Table 12. PLL Control Register ..............................................................................................................................39
Table 13. Reset Status (Control/Clear) Registers ..................................................................................................40
Table 14. Reset Peripheral Control (Read, Clear, Set) Registers ..........................................................................41
Table 15. RTC External Divider Register ...............................................................................................................42
Table 16. RTC Clock Prescale Registers ...............................................................................................................42
Table 17. RTC Control Register .............................................................................................................................43
Table 18. RTC Seconds Alarm Register ................................................................................................................44
Table 19. RTC Seconds Count Register ................................................................................................................44
Table 20. RTC Divider Register ..............................................................................................................................45
Table 21. RTC Interrupt Status Register ................................................................................................................45
Table 22. RTC Interrupt Enable Register ...............................................................................................................45
Table 23. Interrupt Registers ..................................................................................................................................48
Table 24. Interrupt Request Signals (IRQ) .............................................................................................................49
Table 25. Programmable Interrupt Controller Register Map ...................................................................................50
Table 26. Interrupt Request Status Register IRSR .................................................................................................51
Table 27. Interrupt Request Enable Registers IRER (Set = IRESR, Clear = IRECR) ............................................51
Table 28. Interrupt Request Soft Register IRQSR ..................................................................................................52
Table 29. Interrupt Priority Control Registers IPCR[15:1] .......................................................................................52
Table 30. Interrupt In-Service Registers ISR (ISRI, ISRF) .....................................................................................53
Table 31. Interrupt Source Encoding for Interrupt In-Service Registers .................................................................53
Table 32. Interrupt Request Source Clear Register IRQESCR ..............................................................................54
Table 33. Interrupt Priority Enable Registers IPER (Set = IPESR, Clear = IPECR) ...............................................54
Table 34. External Interrupt Control Registers .......................................................................................................55
Table 35. DMA Controller Register Map .................................................................................................................61
Table 36. DMA Control Registers for Channels [0:3] .............................................................................................62
Table 37. DMA Source Address Registers for Channels [0:3] ...............................................................................64
Table 38. DMA Preload Destination Start Address Registers for DMA Channels [0:3] ..........................................64
Table 39. DMA Destination Address Registers for DMA Channels [0:3] ................................................................64
Table 40. DMA Preload Transfer Count Registers for Channels [0:3] ....................................................................65
Table 41. DMA Transfer Count Registers for Channels [0:3] .................................................................................65
Table 42. DMA Burst and Hold Count Registers for Channel [0:3] ........................................................................66
Table 43. DMA Status Register ..............................................................................................................................66
Table 44. DMA Interrupt Register ...........................................................................................................................68
Table 45. DMA Interrupt Enable Register ...............................................................................................................69
Table 46. Timer Controller Register Map ...............................................................................................................73
Table 47. Count Rate Register ...............................................................................................................................74
Table 48. Encoding of Interval Timer and Watchdog Timer Count Rates ..............................................................74
Table 49. WT Count Register .................................................................................................................................75
Table 50. Timer Status Register .............................................................................................................................75
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T8502 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8503 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8531A | T8531A/8532 Multichannel Programmable Codec Chip Set |
| T8531 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8532 | T8502 and T8503 Dual PCM Codecs with Filters |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T8302A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302B | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302F | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303ABNAD | 制造商:Arcolectric 功能描述:1 Pole Miniature push button(with light) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。