參數(shù)資料
型號(hào)： T8302
英文描述： T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q
中文描述： T8302因特網(wǎng)協(xié)議電話高級(jí)RISC機(jī)（ARM）的以太網(wǎng)使用IEEE 802.1q的服務(wù)質(zhì)量
文件頁數(shù)： 132/248頁
文件大小： 7321K
代理商： T8302
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁當(dāng)前第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
130
Agere Systems Inc.
T8302 Internet Protocol Telephone
Advanced RISC Machine (
ARM
)
Data Sheet
July 2001
11 10/100 2-Port Repeater and Backplane Segment Controller
(continued)
Signal
RX_CLK(1,0)
Type
I
Description
Receive clock.
In 10 Mbits/s mode,
RX_CLK
clocks data in on
RXD[0]
. If
RXDVAV
in the
port con-
figuration register 0
is set low and once
CRS
is asserted,
RX_CLK
should not tran-
sition until valid data is placed on
RXD[0]
. If
RXDVAV
is high, a free-running
RX_CLK
can be applied to this pin because
RX_DV
will be used to qualify
RXD[0]
.
The repeater slice will not clock in
RXD[0]
when
CRS
is deasserted.
In 100 Mbits/s mode,
RX_CLK
is a 25 MHz continuous clock that provides the timing
reference for the transfer of
RX_DV
,
RXD [3:0]
, and
RX_ER
into the repeater slice.
The duty cycle of
RX_CLK
must be no worse than 35/65. When a recovered clock is
not available the source must provide a nominal 25 MHz clock. The PHY must guar-
antee that the minimum high and low times of
RX_CLK
will be 35% of the nominal
period under all conditions, including switching between recovered clock and nominal
clock. This means narrow clock slivers must never be applied to
RX_CLK
.
Receive error.
RX_ER(1,0)
I
In 10 Mbits/s mode,
RX_ER
is ignored.
In 100 Mbits/s mode,
RX_ER
indicates the PHY has determined an error condition in
the current frame.
RX_ER
must transition synchronously to
RX_CLK
. When
RX_DV
= 0,
RX_ER
= 1, and
RXD[3:0]
= 1110 is received, a false carrier is indi-
cated. The false carrier is used by the carrier integrity state machine per 27.3.1.5.1 of
IEEE
802.3 when it is enabled via the
CIMD
bit of each
port configuration register
.
Collision detect.
COL(1,0)
I
In 100 Mbits/s and 10 Mbits/s modes,
COL
must be asserted by the attached PHY to
signal a collision on the medium and must remain asserted while the collision condi-
tion exists.
COL
can be asynchronously applied to the repeater slice.
Carrier sense.
CRS
must be asserted by the attached PHY when the receive
medium is nonidle.
CRS
shall be deasserted when the receive medium has gone
idle. The PHY must ensure that
CRS
remains asserted throughout the duration of a
collision condition. The repeater slice will blind the
CRS
loopback energy from the
PHY for 16 bit times in 100 Mbits/s mode and 4 bit times in 10 Mbits/s mode.
Transmit data.
CRS(1,0)
I
TXD(1,0)[3:0]
O
In 10 Mbits/s mode,
TXD[0]
is the serial transmit data to the PHY and is clocked out
on the rising edge of
TX_CLK
. An alternate clocking scheme does not exist for
10 Mbits/s mode.
In 100 Mbits/s mode,
TXD[3:0]
represent the 4-bit data to be transmitted by the PHY.
TX_EN
will be asserted when data is to be transferred.
TXD
is clocked out of the
repeater slice with
TX_CLK
. Alternatively, if
TXCPIN
is set low in the
global config-
uration register
(see Table 115 on page 135)
, data is clocked out with an internal
25 MHz clock.
Transmit clock. Transmit data clock is a continuously running clock source by the
attached PHY.
TX_CLK(1,0)
I
TX_CLK
must be 25 MHz in 100 Mbits/s mode and 10 MHz in 100 Mbits/s mode.
This pin is ignored if
TXCPIN
= low in the
global configuration register
(see Table
115 on page 135)
.
Table 110. Repeater Slice Interface
(continued)
相關(guān)PDF資料
PDF描述
T8502 T8502 and T8503 Dual PCM Codecs with Filters
T8503 T8502 and T8503 Dual PCM Codecs with Filters
T8531A T8531A/8532 Multichannel Programmable Codec Chip Set
T8531 T8502 and T8503 Dual PCM Codecs with Filters
T8532 T8502 and T8503 Dual PCM Codecs with Filters
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
T8302A 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8302B 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8302F 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8303A 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8303ABNAD 制造商:Arcolectric 功能描述:1 Pole Miniature push button(with light)
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*