- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371179 > T8302 T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q PDF資料下載
參數(shù)資料
| 型號(hào)： | T8302 |
| 英文描述： | T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q |
| 中文描述： | T8302因特網(wǎng)協(xié)議電話高級(jí)RISC機(jī)（ARM）的以太網(wǎng)使用IEEE 802.1q的服務(wù)質(zhì)量 |
| 文件頁數(shù)： | 128/248頁 |
| 文件大?。?/td> | 7321K |
| 代理商： | T8302 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁當(dāng)前第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
126
Agere Systems Inc.
T8302 Internet Protocol Telephone
Advanced RISC Machine (
ARM
)
Data Sheet
July 2001
11 10/100 2-Port Repeater and Backplane Segment Controller
(continued)
11.1.4 Receive Path
The following are the two functional blocks between the PHY MII and backplane interfaces in the receive path:
I
Elasticity buffer (EB). The elasticity buffer is used to retime the data before it is sent to the backplane. In
100 Mbits/s mode, the data exiting the EB is synchronous to the
MSTCLK
. In 10 Mbits/s mode, data is synchro-
nized to
CLK10
.
I
Receive control interface. The receive control interface provides a point of control for the repeater state machine
over the received data stream.
11.1.5 Transmit Path
The transmit path consists of the transmit control interface that provides a point of control for the repeater state
machine over the transmitted data stream.
TX_CLK
from the PHY, or optionally an internally generated 25 MHz
clock, is used to clock out data to the PHY.
11.2 Input Clocks
Two clocks are required to operate the backplane segment. These clocks are also required to operate the repeater
slice.
I
The 10 MHz clock should be phase-aligned to the repeater slice’s 10 MHz clock within ±1 ns.
I
The 25 MHz clock’s input must be phase-aligned to the repeater slice’s 25 MHz input. The rising edge of the
25 MHz clock should not be skewed by more than ±1 ns between the repeater slice and the backplane segment
devices.
11.3 Repeater Slice Theory of Operation
11.3.1 Repeater Core
IEEE
802.3 clause 27, defines seven applicable state diagrams that describe the intended behavior of a
100Base-X repeater. They are the repeater core, receive, transmit, carrier integrity monitor, receive timer, partition,
and repeater data handler. The repeater slice, in conjunction with the PHY and an external switch matrix, provides
a complete implementation of the functionality described by these state machines.
11.3.2 10/100 Mbits/s Operation
The repeater core of the repeater slice has been designed to work at both 25 MHz and 10 MHz under control of the
SPD_SEL
input pin
(see Table 110 on page 129)
. Whenever the value of this pin changes, the repeater core is
automatically reset and resynchronized to the new clock. This ensures that the logic returns to a known state
before the start of operation at the new frequency. The repeater slice also checks the frequency of
RX_CLK
(receive clock) to verify that it is correct for the selected speed. The detected speed is reflected in the
DS
bit of the
global port status register
(see Table 121 on page 141)
. The repeater slice can be configured via the
ASMP
bit of
the
port configuration register 1
(see Table 118 on page 138)
so that if a speed mismatch is detected, (i.e., the
DS
bit and the
SPD_SEL
are different), the port will be isolated from the repeater.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T8502 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8503 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8531A | T8531A/8532 Multichannel Programmable Codec Chip Set |
| T8531 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8532 | T8502 and T8503 Dual PCM Codecs with Filters |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T8302A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302B | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302F | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303ABNAD | 制造商:Arcolectric 功能描述:1 Pole Miniature push button(with light) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。