- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371179 > T8302 T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q PDF資料下載
參數(shù)資料
| 型號： | T8302 |
| 英文描述： | T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q |
| 中文描述： | T8302因特網(wǎng)協(xié)議電話高級RISC機（ARM）的以太網(wǎng)使用IEEE 802.1q的服務質(zhì)量 |
| 文件頁數(shù)： | 13/248頁 |
| 文件大?。?/td> | 7321K |
| 代理商： | T8302 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
Table of Contents
(continued)
Tables
Page
Agere Systems Inc.
11
Data Sheet
July 2001
T8302 Internet Protocol Telephone
Advanced RISC Machine (
ARM
)
Table 51. Timer Interrupt Mask Register ................................................................................................................76
Table 52. Timer Control Register ...........................................................................................................................76
Table 53. IT Count Registers ..................................................................................................................................77
Table 54. IPT_
ARM
Processor Memory Map .........................................................................................................78
Table 55. EMI FLASH/SRAM Read Access Timing Parameters ............................................................................81
Table 56. EMI FLASH/SRAM Write Access Timing Parameters ............................................................................82
Table 57. EMI FLASH Register Map ......................................................................................................................84
Table 58. Chip Select Configuration Register FLASH_CS .....................................................................................84
Table 59. Chip Select Configuration Registers CS1, CS2, CS3 .............................................................................85
Table 60. Hold States Encoding .............................................................................................................................87
Table 61. Wait-States Encoding .............................................................................................................................87
Table 62. Chip Select Base Address Registers FLASH_CS, CS1, CS2, CS3, Internal SRAM ..............................87
Table 63. Block Size Field Encoding ......................................................................................................................88
Table 64. Status Register .......................................................................................................................................88
Table 65. Options Register .....................................................................................................................................89
Table 66. External SDRAM Memory Map ..............................................................................................................89
Table 67. SDRAM Memory Range Base Address Register ...................................................................................90
Table 68. SDRAM Control Register ........................................................................................................................90
Table 69. SDRAM Timing and Configuration Register ...........................................................................................90
Table 70. SDRAM Manual Access Register ...........................................................................................................91
Table 71. SDRAM Access Cycles, Using a 64 Mbit SDRAM .................................................................................95
Table 72.
ARM
Processor Memory and I/O Map ....................................................................................................96
Table 73. Token Register .......................................................................................................................................97
Table 74. DSP2
ARM
Interrupt Register ................................................................................................................98
Table 75.
ARM
2DSP Interrupt Register ................................................................................................................98
Table 76. DCC Controller I/O Signals .....................................................................................................................99
Table 77. MAC Register Map ...............................................................................................................................105
Table 78. MAC Controller Setup Register ............................................................................................................106
Table 79. MAC Packet Delay Alarm Value Register ............................................................................................108
Table 80. MAC Controller Interrupt Enable Register ............................................................................................108
Table 81. MAC Control Frame Destination Address Registers ............................................................................109
Table 82. MAC Control Frame Source Address Registers ...................................................................................109
Table 83. MAC Control Frame Length/Type Register ..........................................................................................110
Table 84. MAC Control Frame Opcode Register ..................................................................................................110
Table 85. MAC Control Frame Data Register .......................................................................................................111
Table 86. VLAN Type1 Type/Length Field Register .............................................................................................111
Table 87. VLAN Type2 Type/Length Field Register .............................................................................................111
Table 88. MAC Transmit FIFO Register ...............................................................................................................111
Table 89. MAC Receive FIFO Register ................................................................................................................112
Table 90. MAC Receive Control FIFO Register ...................................................................................................112
Table 91. MDIO Address Register ........................................................................................................................114
Table 92. MDIO Data Register .............................................................................................................................114
Table 93. MAC PHY Powerdown Register ...........................................................................................................115
Table 94. MAC Controller Transmit Control Register ...........................................................................................115
Table 95. MAC Controller Transmit Start Register ...............................................................................................116
Table 96. MAC Transmit Status Register .............................................................................................................116
Table 97. MAC Collision Counter .........................................................................................................................118
Table 98. MAC Packet Delay Counter ..................................................................................................................118
Table 99. MAC Transmitted Packet Counter ........................................................................................................118
Table 100. MAC Transmitted Single Collision Counter ........................................................................................118
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T8502 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8503 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8531A | T8531A/8532 Multichannel Programmable Codec Chip Set |
| T8531 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8532 | T8502 and T8503 Dual PCM Codecs with Filters |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T8302A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302B | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302F | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303ABNAD | 制造商:Arcolectric 功能描述:1 Pole Miniature push button(with light) |
發(fā)布緊急采購，3分鐘左右您將得到回復。