- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371179 > T8302 T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q PDF資料下載
參數(shù)資料
| 型號： | T8302 |
| 英文描述： | T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q |
| 中文描述： | T8302因特網(wǎng)協(xié)議電話高級RISC機(jī)（ARM）的以太網(wǎng)使用IEEE 802.1q的服務(wù)質(zhì)量 |
| 文件頁數(shù)： | 203/248頁 |
| 文件大小： | 7321K |
| 代理商： | T8302 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁當(dāng)前第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
Agere Systems Inc.
201
Data Sheet
July 2001
T8302 Internet Protocol Telephone
Advanced RISC Machine (
ARM
)
15 Synchronous Serial Interface (SSI)
(continued)
The 8-bit data register shifts out a byte, one bit at a time (MSB first), synchronously with the shift clock
SCK
. If run-
ning as a master, the SSI derives
SCK
from its system clock using a prescaling value determined by the
SCLK[2:0]
bits of
SSI control register 1
(see Table 183 on page 204)
. Before being output to the pin, the pre-
scaled clock is conditioned in the clock control block in accordance with the
SPOL
and
SPHA
bits in
SSI control
register 1
. As a slave, the shift clock is supplied by an external master through the
SCK
pin and is modified in
accordance with the
SPOL
and
SPHA
bits in the slave’s
SSI control register 1
.
15.1.2 Date Transfer
The
data register
loads data from the lower byte of the peripheral bus. The received data is double buffered and is
read on the lower byte of the peripheral bus.
The status and shift control logic directs the transfer of data and generates status flags for end-of-transfer
(
SDONE
) and detectable error conditions (
WCOLL
and
MODF
). The bits from the
SSI control registers
are used
by the clock divide, clock control, status/shift/control, and the I/O control logic for proper operation.
The I/O control logic routes the data to and from the I/O pins as shown below.
15.1.3 Pin Configuration
Because a master
MDISDO
is the data input,
MDOSDI
is the data output and
SCK
is the serial clock output.
SSN
is the slave select signal and is always an input to the SSI unit, whether the unit is a master or a slave. If a master,
the
SSN
input pin detects bus contention with another master in a multimaster system.
Because a slave
MDISDO
is the data output,
MDOSDI
is the data input,
SCK
is the serial clock input, and
SSN
is
the slave select input. The I/O control logic is directly controlled by the
MSTR
bit of
SSI control register 1
.
15.1.4 SSN Input
If
SSN
is low in a slave unit, the slave SSI is selected by the master for operation. If low in a master unit, this pin
indicates that there is contention with another master in the system, and this will be detected as a mode fault error
if
SSNEN
of
SSI control register 1
is set to 1. The
SSN
pin is used by the SSI hardware (as long as
SSNEN
of
SSI control register 1
is one) but can also be read by master or slave software from
SSN
of
SSI control
register 2
. Bit 0 of
SSI control register 2
reflects the state of the
SSN
pin, regardless of the state of
SSNEN
of
SSI control register 1
.
15.1.5 Configurations
Multimaster: in a multiple-master system, all
SCK
pins are tied together, all
MDOSDI
pins are tied together, and all
MDISDO
pins are tied together.
Master—slave: a single SSI device is configured as a master and all other SSI devices on the SSI bus are config-
ured as slaves. The master drives data onto its
SCK
and
MDOSDI
pins to the
SCK
and
MDOSDI
pins of the
slaves.
The slave, whose
SSN
input pin is low, optionally drives data out onto its
MDISDO
pin to the
MDISDO
pin of the
master. The
SCK, MDOSDI
, and
MDISDO
pins are configured to behave as open-drain drivers using bits in
SSI
control register 1
. This prevents contention on these signals if more than one SSI device tries to simultaneously
drive the line. An external pull-up resistor is required on all open-drain pins.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T8502 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8503 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8531A | T8531A/8532 Multichannel Programmable Codec Chip Set |
| T8531 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8532 | T8502 and T8503 Dual PCM Codecs with Filters |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T8302A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302B | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302F | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303ABNAD | 制造商:Arcolectric 功能描述:1 Pole Miniature push button(with light) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。