- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371179 > T8302 T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q PDF資料下載
參數(shù)資料
| 型號： | T8302 |
| 英文描述： | T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q |
| 中文描述： | T8302因特網(wǎng)協(xié)議電話高級RISC機（ARM）的以太網(wǎng)使用IEEE 802.1q的服務(wù)質(zhì)量 |
| 文件頁數(shù)： | 33/248頁 |
| 文件大?。?/td> | 7321K |
| 代理商： | T8302 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
Agere Systems Inc.
31
Data Sheet
July 2001
T8302 Internet Protocol Telephone
Advanced RISC Machine (
ARM
)
4 Reset/Clock Management
(continued)
.
4.1 Reset/Clock Management Controller Theory of Operation
The reset/clock management controller is governed by the control and status registers
described below. The sys-
tem powers up using the external 11.52 MHz crystal as the system clock. Although the PLL (phase-locked loop) is
enabled on powerup, the user needs to wait until the PLL stabilizes before switching to it as the system clock
source.
The system clock may be switched to an external, low-frequency 32 kHz oscillator by setting the appropriate bits in
the
clock management register
(see Table 7 on page 37)
and
clock control registers
(see Table 10 on page 38)
.
4.1.1 Reset Operation
There are four reset signals that reset the IPT_
ARM
core and its peripherals.
1.External reset (
EXT_RST
)
2.Powerup reset (
PWR_RST
)
3.Watchdog timer reset (
WDG_RST
)
4.Software reset (
SOFT_RST
)
Within the
reset status (control, clear)
register
(see Table 13 on page 40)
, there are four status bits identifying
the cause of the most recent full chip reset. In all cases, the core resumes fetching instruction at memory address
0x00000000.
I
POR
indicates that the device is reset due to assertion of the powerup reset.
I
ER
indicates that the external reset pin was activated.
I
WR
indicates that a device reset is forced by the watchdog timer
(see Watchdog Timer on page 71)
in the pro-
grammable timer unit.
I
SFT
indicates a software reset
(see Table 11 on page 39)
.
Signal
PLLC/CMEC
Description
These signals switch between
PRESCALE_PLL_CLK
and
PRESCALE_EXT_CLK
for the
FAST_CLK
source.
Reset
This is a soft reset input to the reset controller.
This is the watchdog timer reset coming from the timer block.
This is the external hardware reset.
This signal resets internal circuitry.
This signal is used as the external reset output.
Miscellaneous
RF
(reference clock) and
FB
(feedback clock) come from the PLL and are used to determine
when the PLL is locked.
This signal is generated by the reset controller to kill
B_CLK
.
B_CLK
is the clock that governs
the ASB and APB interfaces. To kill the
B_CLK
, set the
CLKOFF
bit of the
clock control reg-
ister
to 1. Then write a 1 to the
pause register
(
see Table 5 on page 36
), causing
CLKOFF
to
go high and putting the chip in wait-for-interrupt (WFI) mode. To get out of this mode, one of the
two external interrupts should become active, provided the appropriate settings for the two
external interrupt registers in the PIC (programmable interrupt controller) are made.
SOFT_RST
WDG_RST
EXT_RST
INT_RST
RTS0N
RF, FB
CLKOFF
Table 3. Reset/Clock Management Controller Signals
(continued)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T8502 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8503 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8531A | T8531A/8532 Multichannel Programmable Codec Chip Set |
| T8531 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8532 | T8502 and T8503 Dual PCM Codecs with Filters |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T8302A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302B | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302F | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303ABNAD | 制造商:Arcolectric 功能描述:1 Pole Miniature push button(with light) |
發(fā)布緊急采購，3分鐘左右您將得到回復。