參數(shù)資料
型號(hào)： T8302
英文描述： T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q
中文描述： T8302因特網(wǎng)協(xié)議電話高級(jí)RISC機(jī)（ARM）的以太網(wǎng)使用IEEE 802.1q的服務(wù)質(zhì)量
文件頁數(shù)： 135/248頁
文件大?。?/td> 7321K
代理商： T8302
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁當(dāng)前第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
Agere Systems Inc.
133
Data Sheet
July 2001
T8302 Internet Protocol Telephone
Advanced RISC Machine (
ARM
)
11 10/100 2-Port Repeater and Backplane Segment Controller
(continued)
11.5 Repeater Slice Register Map
Table 113. Repeater Slice Register Map
Signal
MIIRX_DV
Type
O
Description
MII receive data valid.
In 10 Mbits/s mode,
MIIRX_DV
indicates that
MIIRXD [3:0]
contains decoded nibbles of
data from the MAC.
MIIRX_DV
will transition synchronously with respect to the
MIICLK
.
MIIRX_DV
will remain asserted continuously from the first nibble of the frame through
the last nibble and will be gated to the first
MIICLK
that follows the final nibble.
MIIRX_DV
is not looped back on a transmit from the MAC. It is only asserted due to
either repeater slice ports being active or the expansion port being the source of data.
In 100 Mbits/s mode,
MIIRX_DV
indicates that
MIIRXD [3:0]
contains decoded nibbles
of data from the backplane segment.
MIIRX_DV
will transition synchronously with
respect to the
MIICLK
.
MIIRX_DV
will remain asserted continuously from the first nibble
of the frame through the last nibble and will be negated prior to the first
MIICLK
that fol-
lows the final nibble.
MIIRX_DV
will encompass the frame, starting no later than the
start of frame delimiter and excluding any end-of-frame delimiter.
MIIRX_DV
is not
looped back on a transmit from the MAC.
MII receive error.
MIIRX_ER
O
In 10 Mbits/s mode,
MIIRX_ER
is driven low.
In 100 Mbits/s mode,
MIIRX_ER
indicates the backplane segment has sensed an error
code in the current frame.
MIIRX_ER
will transition synchronously to
MIICLK
and
remain asserted for the duration of the error being sensed.
MII carrier sense or MAC serial 10 Mbits/s carrier sense.
MIICRS
will be asserted by
the backplane segment when the segment is nonidle.
MIICRS
will be deselected when
the segment has gone idle. The backplane segment will ensure that
MIICRS
remains
asserted throughout the duration of a collision condition. The backplane segment will
loopback
MIITX_EN
as
MIICRS
when the MAC is transmitting to the backplane seg-
ment.
MII collision or serial 10 Mbits/s MAC collision.
In 100 Mbits/s and 10 Mbits/s modes,
MIICOL
will be asserted by the backplane seg-
ment to signal a collision on the medium and will remain asserted while the collision
condition exists.
MIICOL
is clocked out with
MIICLK
.
MIICRS
O
MIICOL
O
Register
Read/Write
—
R/W
R/W
R/W
R/W
R/W
R/O
R/W
R/W
Address
Reserved.
Global maximum frame size register
(see Table 114 on page 134)
.
Global configuration register
(see Table 115 on page 135)
.
Port control register for port 0/1
(see Table 116 on page 136)
.
Port configuration register 0, for port 0/1
(see Table 117 on page 136)
.
Port configuration register 1, for port 0/1
(see Table 118 on page 138)
.
Global port status register, for port 0/1
(see Table 121 on page 141)
.
Global interrupt enable register
(see Table 119 on page 139)
.
Global interrupt status register
(see Table 120 on page 140)
.
0xE001 2000:2004
0xE001 2008
0xE001 200C
0xE001 2020/2220
0xE001 2024/2224
0xE001 2028/2228
0xE001 2030/2230
0xE001 2180
0xE001 2188
Table 112. Backplane Segment 10/100 Mbits/s Serial Mac Interface Port B
(continued)
相關(guān)PDF資料
PDF描述
T8502 T8502 and T8503 Dual PCM Codecs with Filters
T8503 T8502 and T8503 Dual PCM Codecs with Filters
T8531A T8531A/8532 Multichannel Programmable Codec Chip Set
T8531 T8502 and T8503 Dual PCM Codecs with Filters
T8532 T8502 and T8503 Dual PCM Codecs with Filters
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
T8302A 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8302B 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8302F 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8303A 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8303ABNAD 制造商:Arcolectric 功能描述:1 Pole Miniature push button(with light)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*