- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371179 > T8302 T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q PDF資料下載
參數(shù)資料
| 型號： | T8302 |
| 英文描述： | T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q |
| 中文描述： | T8302因特網(wǎng)協(xié)議電話高級RISC機（ARM）的以太網(wǎng)使用IEEE 802.1q的服務(wù)質(zhì)量 |
| 文件頁數(shù)： | 126/248頁 |
| 文件大小： | 7321K |
| 代理商： | T8302 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁當(dāng)前第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
124
Agere Systems Inc.
T8302 Internet Protocol Telephone
Advanced RISC Machine (
ARM
)
Data Sheet
July 2001
11 10/100 2-Port Repeater and Backplane Segment Controller
(continued)
11.1 MII Transmit and Receive Interface
The transmit and receive interface has three major sections: the repeater slice, the PHY interface, and the back-
plane interface.
11.1.1 Repeater Slice Interface
There is a 2-channel repeater slice: slice 0 and slice 1. Slice 0 is connected to the master PHY going to the net-
work. The master clocks are generated from PHY 0. Slice 1 is connected to the slave PHY going to the personal
computer. The repeater provides a centralized hub that retransmits incoming data simultaneously upon reception
while retiming and strengthening the signal. Management software or hardware will need to ensure that the ports
that feed a segment have the same speed.
The repeater core, that includes the repeater state machine, the partition state machine, and the event generator,
controls data flow in both directions.
I
The repeater state machine enables the device to operate properly according to the
IEEE
Standard 802.3u 1995
including collision detection and fragment extension.
I
The partition state machine monitors the receive data stream for excessive and long collisions and disables
receipt from the port if collision count or length thresholds are exceeded. Partitioning can be disabled by setting
DAP
of the
port configuration register 0
to 1
(see Table 117 on page 136)
.
11.1.2 PHY Interface
In 100 Mbits/s mode, the PHY interface conforms to the
IEEE
802.3 media-independent interface definition. On the
receive side,
RXDx
is clocked onto the repeater slice using the recovered clock from the PHY,
RX_CLK
, when
RX_DVx
is asserted. It also accepts and forwards
RX_ERx
as part of the data stream to the backplane. On the
transmit side,
TXDx, TX_DVx
, and
TX_ERx
are clocked out using the 25 MHz
TX_CLK
clock.
Alternatively, an internal 25 MHz clock can be used to transfer data and control to the PHY via a register bit in the
global configuration register
(see Table 115 on page 135)
. The
COL
signal from the PHY
(see Table 110 on
page 129)
is monitored for collisions on the link, and the
CRS
signal is monitored for the presence of a received
carrier.
In 10 Mbits/s mode, data is transferred to and from the PHY using a 7-pin serial data interface. Data and envelope
information are received from the PHY on
RXD[0]
and
CRS
in combination with
RX_CLK
, respectively. Data and
envelope information are transmitted to the PHY on
TXD[0
] and
TX_EN
with
TX_CLK
, respectively.
The 10 Mbits/s mode will always use the
TX_CLK
input to transfer data to the PHY. The
COL
pin is monitored by
the repeater slice for collision presence.
The repeater slice interfaces to 10 Mbits/s PHYs with a 7-pin serial interface, and to 100 Mbits/s PHYs with the
standard MII interface. As previously mentioned, there is an option in 100 Mbits/s mode to use an internal
25 MHz clock to transfer data and control to the PHY. This is controlled via
TXCPIN
in the
global configuration
register
(see Table 115 on page 135)
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T8502 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8503 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8531A | T8531A/8532 Multichannel Programmable Codec Chip Set |
| T8531 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8532 | T8502 and T8503 Dual PCM Codecs with Filters |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T8302A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302B | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302F | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303ABNAD | 制造商:Arcolectric 功能描述:1 Pole Miniature push button(with light) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。