- 您現在的位置：買賣IC網 > PDF目錄371179 > T8302 T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q PDF資料下載
參數資料
| 型號： | T8302 |
| 英文描述： | T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q |
| 中文描述： | T8302因特網協議電話高級RISC機（ARM）的以太網使用IEEE 802.1q的服務質量 |
| 文件頁數： | 81/248頁 |
| 文件大小： | 7321K |
| 代理商： | T8302 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁當前第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
Agere Systems Inc.
79
Data Sheet
July 2001
T8302 Internet Protocol Telephone
Advanced RISC Machine (
ARM
)
8 External Memory Interface (EMI)
(continued)
8.3.2 External Read
During the first cycle of the system clock, the
A[23:0]
and
BE1N
signals become valid. If
SET
(bit 7) of the corre-
sponding
chip select configuration register
is 0, the appropriate chip select (
FLASH_CS
,
CS1
,
CS2
,
CS3
) and
RDN
also go active during this cycle. If an additional cycle of address setup with respect to the chip select
RDN
is
desired, the
SET
bit can be set to 1, and the chip select and
RDN
will go active during the second cycle of the sys-
tem clock.
8.3.3 Wait-States
During an external read or write, the number of active cycles during each access is determined by the number of
wait-states (
WS[3:0]
) and
EXWAIT
pin, if it is used.
A minimum of 2 wait-states must be programmed for external reads and writes to work properly.
WS = 0000 or WS = 0001 are not valid values.
Use of the
EXWAIT
pin (for slow devices) is enabled by setting the
WT
bit (bit 8) of the appropriate
chip select
configuration register
. The polarity of the
EXWAIT
pin is programmed by the value of
WP
[bit 0] in the
options
register
(see Table 65 on page 89)
.
8.3.4 Hold State
If additional hold time is needed between the chip select going inactive and the start of the next access, one, two,
or three hold states may be added by setting
HS
(bits 5:4) of the corresponding
chip select configuration regis-
ter
to the appropriate value.
8.3.5 Hold Disable
For multiaccess read transactions to a device that requires hold states, it is only necessary to have hold states at
the end of the last access and not on each intermediate access. These intermediate hold states are suppressed by
setting
HD
(bit 10) of the appropriate
chip select configuration register
.
8.3.6 Error Conditions
The following errors are recorded in the
status register
(see Table 64 on page 88)
:
I
MAC register error. If an attempt is made to read/write the
Ethernet MAC registers
in the
0xE001 0800:0xE001 FFFF range when the PHY is not active (i.e., when the MAC is not receiving its
Tx/Rx
clocks), a
MAC register
error occurs, and is recorded in
MACRE
(bit 15) of the
status register
.
I
Alignment error. If a nonaligned word access (with address bits 1:0 being nonzero) or a nonaligned half-word
access (with address bit 0 being nonzero) is attempted, an alignment error occurs and is recorded in
AE
(bit 13)
of the
status register
.
I
Peripheral subword access error. If a half-word or byte access attempt is made to the peripheral address space
(0xE000 0000:0xEFFF FFFF), a peripheral subword access error occurs, and is recorded in
PSWE
(bit 12) of
the
status register
.
I
Peripheral code access error. If an opcode fetch is attempted from peripheral address space
(0xE000 0000:0xEFFF FFFF), a peripheral code access error occurs and is recorded in the
PCAE
bit (bit 10) of
the
status register
.
I
DCC read error. If the
ARM
processor/DMA controller attempts to read from the
ARM
2DSP data buffer
(0xE004 0000:0xE004 07FF), a DCC read error occurs and is recorded in the
DCCRE
bit (bit 9) of the
status
register
.
相關PDF資料 |
PDF描述 |
|---|---|
| T8502 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8503 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8531A | T8531A/8532 Multichannel Programmable Codec Chip Set |
| T8531 | T8502 and T8503 Dual PCM Codecs with Filters |
| T8532 | T8502 and T8503 Dual PCM Codecs with Filters |
相關代理商/技術參數 |
參數描述 |
|---|---|
| T8302A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302B | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8302F | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303A | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die |
| T8303ABNAD | 制造商:Arcolectric 功能描述:1 Pole Miniature push button(with light) |
發(fā)布緊急采購，3分鐘左右您將得到回復。