參數(shù)資料
型號： T8302
英文描述： T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q
中文描述： T8302因特網(wǎng)協(xié)議電話高級RISC機（ARM）的以太網(wǎng)使用IEEE 802.1q的服務(wù)質(zhì)量
文件頁數(shù)： 14/248頁
文件大小： 7321K
代理商： T8302
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
Table of Contents
(continued)
Tables
Page
12
Agere Systems Inc.
T8302 Internet Protocol Telephone
Advanced RISC Machine (
ARM
)
Data Sheet
July 2001
Table 101. MAC Transmitted Multiple Collision Counter ......................................................................................119
Table 102. MAC Excess Collision Counter ...........................................................................................................119
Table 103. MAC Packet Deferred Counter ...........................................................................................................119
Table 104. MAC Controller Receive Control Register ..........................................................................................119
Table 105. MAC FIFO Status Register .................................................................................................................120
Table 106. MAC Controller Interrupt Status Register ...........................................................................................120
Table 107. MII MAC I/O Signals ...........................................................................................................................121
Table 108. DMA Interface Signals .......................................................................................................................122
Table 109. Repeater Slice
ARM
Interface ............................................................................................................129
Table 110. Repeater Slice Interface .....................................................................................................................129
Table 111. Repeater Slice Input Clocks ...............................................................................................................131
Table 112. Backplane Segment 10/100 Mbits/s Serial Mac Interface Port B .......................................................132
Table 113. Repeater Slice Register Map ..............................................................................................................133
Table 114. Global Maximum Frame Size Register ..............................................................................................134
Table 115. Global Configuration Register ...........................................................................................................135
Table 116. Port Control Registers for Port 0, 1 ....................................................................................................136
Table 117. Port Configuration Register 0 for Port 0, 1 .........................................................................................136
Table 118. Port Configuration Register 1, for Port 0, 1 ........................................................................................138
Table 119. Global Interrupt Enable Register ........................................................................................................139
Table 120. Global Interrupt Status Register ........................................................................................................140
Table 121. Global Port Status Register, for Port 0, 1 ...........................................................................................141
Table 122. MII/5-Bit Serial Interface Signals ........................................................................................................143
Table 123. 10/100 Mbits/s Twisted Pair (TP) Interface Signals ............................................................................145
Table 124. Status Signals .....................................................................................................................................146
Table 125. Clock and Reset Signals ....................................................................................................................146
Table 126. MII Management Frame Format .........................................................................................................147
Table 127. Summary of Management Registers (MR) .........................................................................................148
Table 128. MR0 Control Register Bit Description .................................................................................................149
Table 129. MR1 Status Register Bit Description ..................................................................................................150
Table 130. MR2 MR3 PHY Identifier Registers (1 and 2) Bit Description ............................................................150
Table 131. MR4 Autonegotiation Advertisement Register Bit Description ...........................................................151
Table 132. MR5 Autonegotiation Link Partner Ability (Base Page) Register Bit Description ...............................151
Table 133. MR5 Autonegotiation Link Partner (LP) Ability Register (Next Page) Bit Description ........................152
Table 134. MR6 Autonegotiation Expansion Register Bit Description ..................................................................152
Table 135. MR7 Next Page Transmit Register Bit Description .............................................................................153
Table 136. MR16 PCS Control Register Bit Description ......................................................................................153
Table 137. MR17 Autonegotiation (Read Register A) ..........................................................................................154
Table 138. MR18 Autonegotiation (Read Register B) ..........................................................................................154
Table 139. MR21 RXER Counter .........................................................................................................................155
Table 140. MR28 Device-Specific Register 1 (Status Register) Bit Description ...................................................155
Table 141. MR29 Device-Specific Register 2 (100 Mbits/s Control) Bit Description ............................................156
Table 142. MR30 Device-Specific Register 3 (10 Mbits/s Control) Bit Description ..............................................157
Table 143. MR31 Device-Specific Register 4 (Quick Status) Bit Description .......................................................158
Table 144. USB Operational Register Map ..........................................................................................................163
Table 145. Hc Revision Register ..........................................................................................................................163
Table 146. Hc Control Register ............................................................................................................................164
Table 147. Hc Command Status Register ............................................................................................................166
Table 148. Hc Interrupt Status Register ..............................................................................................................167
Table 149. Hc Interrupt Enable Register ..............................................................................................................169
Table 150. Hc Interrupt Disable Register ............................................................................................................170
相關(guān)PDF資料
PDF描述
T8502 T8502 and T8503 Dual PCM Codecs with Filters
T8503 T8502 and T8503 Dual PCM Codecs with Filters
T8531A T8531A/8532 Multichannel Programmable Codec Chip Set
T8531 T8502 and T8503 Dual PCM Codecs with Filters
T8532 T8502 and T8503 Dual PCM Codecs with Filters
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
T8302A 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8302B 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8302F 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8303A 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8303ABNAD 制造商:Arcolectric 功能描述:1 Pole Miniature push button(with light)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*