參數(shù)資料
型號: T8302
英文描述: T8302 Internet Protocol Telephone Advanced RISC Machine (ARM) Ethernet QoS Using IEEE 802.1q
中文描述: T8302因特網(wǎng)協(xié)議電話高級RISC機(ARM)的以太網(wǎng)使用IEEE 802.1q的服務(wù)質(zhì)量
文件頁數(shù): 31/248頁
文件大小: 7321K
代理商: T8302
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
Agere Systems Inc.
29
Data Sheet
July 2001
T8302 Internet Protocol Telephone
Advanced RISC Machine (
ARM
)
4 Reset/Clock Management
The reset/clock management controller controls clock generation and clock selection; it maintains a real-time clock,
generates a power-on reset, and identifies the source of a reset condition. The block diagram of the reset/clock
management controller is shown below.
* Indicates the default position or setting.
5-9074(F)
Figure 3. Reset/Clock Management Controller Block Diagram
The reset/clock management controller contains the following features:
Clock Sources
I
EXT_CLK
input from an external 11.52 MHz crystal. This provides an input to generate the system
FAST_CLK
,
as well as an input that can be divided for the system slow clock. The crystal is connected to
XLO
and
XHI
.
I
RTC_OSC_CLK
input from an external 32.768 kHz crystal. This can provide an input to generate the
RTC_CLK
,
as well as the system
SLOW_CLK
.
The real-time clock circuit uses the 32 kHz
RTC_CLK
for maintaining elapsed real time and interrupting the
ARM
940T core at the programmed number of seconds if enabled. This real-time clock implementation does not
have a battery back-up feature so it is reset on all powerup resets. Pseudo real-time clock can be generated by
dividing
EXT_CLK
, using the
RTC external divider register
in systems without a 32 kHz crystal.
RTC_OSC_CLK
EXT_PROG_CLK
RTC EXTERNAL
DIVIDER
REGISTER
*
(0xB0)
SLOW
CLK
SWITCH
SLOW_CLK
ESCE
CMRT
SYSTEM
SWITCH
PLLC/CMEC
FAST CLK
SWITCH
EXT
PRESCALER
(0) RST
*
PLL
PRESCALER
(5) RST
*
USB
PRESCALER
(6) RST
*
PLL
VCO FREQUENCY
USB CLK
SWITCH
LOCK
PLL LOCK
DETECT
USB_CLK (48 MHz)
USBEXT/USBPLL
RF
FB
(FROM PLL)
57.6 MHz
SYS_CLK
EN_SDRCK
B_CLK
EXT_CLK
USB_ALT_CLK
POWER_UP
RESET
GENERATOR
V
SS
V
DD
EXT_RST
RESET SOURCE
REGISTER AND
CONTROLLER
WDG_RST
CLKOFF
RST0N
INT_RST
SDRCK
SOFT_RST
PWR_RST
XRTC0
XRTC1
32.768 kHz
*
PRESCALE_USB_CLK
PLL_CLK
PRESCALE_PLL_CLK
PRESCALE_EXT_CLK
FAST_CLK
KLC_CLK
EXTRTC
RTC_CLK
*
RTC
SWITCH
*
*
*
相關(guān)PDF資料
PDF描述
T8502 T8502 and T8503 Dual PCM Codecs with Filters
T8503 T8502 and T8503 Dual PCM Codecs with Filters
T8531A T8531A/8532 Multichannel Programmable Codec Chip Set
T8531 T8502 and T8503 Dual PCM Codecs with Filters
T8532 T8502 and T8503 Dual PCM Codecs with Filters
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
T8302A 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8302B 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8302F 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8303A 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Terminator Die
T8303ABNAD 制造商:Arcolectric 功能描述:1 Pole Miniature push button(with light)